AMD prevé una DRAM apilada sobre los chiplets de computación en un futuro próximo

En su presentación de la ISSCC 2023, AMD detalló cómo ha avanzado en la eficiencia energética de los centros de datos y cómo ha conseguido seguir el ritmo de la Ley de Moore, incluso cuando los avances en los nodos de las fundiciones de semiconductores se han ralentizado. Quizá su predicción más llamativa para los procesadores de servidor y los aceleradores HPC sea la DRAM apilada multicapa. Desde hace algún tiempo, la empresa fabrica productos lógicos, como GPU, con HBM apilada. Se trata de módulos multichip (MCM), en los que el chip lógico y las pilas de HBM se colocan sobre un intercalador de silicio. Esto ahorra espacio en la placa de circuito impreso en comparación con los módulos o chips de memoria discretos, pero es ineficiente en el sustrato, y el intercalador es esencialmente un chip de silicio que tiene un cableado microscópico entre los chips apilados encima.

AMD prevé que el procesador de servidor de alta densidad del futuro próximo tendrá muchas capas de DRAM apiladas sobre chips lógicos. Este método de apilamiento ahorra espacio en la placa de circuito impreso y el sustrato, lo que permite a los diseñadores de chips introducir aún más núcleos y memoria por zócalo. La empresa también considera que el cálculo en memoria tendrá un papel más importante, ya que las funciones triviales de cálculo y movimiento de datos pueden ejecutarse directamente en la memoria, ahorrando viajes de ida y vuelta al procesador. Por último, la empresa habla de la posibilidad de un PHY óptico integrado en el paquete, que simplificaría la infraestructura de red.

Fuente: Planet3DNow.de