AMD "Zen 4" Dies, Transistor-Counts, Cache Sizes and Latencies Detailed
Mientras esperamos los documentos técnicos de AMD en los que se detalla su nueva microarquitectura "Zen 4", en particular las importantísimas unidades Front-End y Branch Prediction del núcleo de la CPU, que han contribuido en dos tercios a la ganancia de IPC del 13% respecto al núcleo "Zen 3" de la generación anterior, la comunidad de entusiastas de la tecnología ya está descodificando las imágenes de la presentación de la serie Ryzen 7000. "Skyjuice" presentó la primera anotación del núcleo "Zen 4", revelando su gran unidad de predicción de bifurcaciones, su caché de microoperaciones ampliada, su TLB, su unidad de carga/almacenamiento y su FPU de 256 bits de doble bombeo que permite la compatibilidad con AVX-512. La cuarta parte de la superficie del núcleo también está ocupada por la caché L2 dedicada de 1 MB.
Chiakokhua (también conocido como Ingeniero Retirado) ha publicado una tabla en la que se detallan las distintas cachés y sus latencias, comparándolas con las del núcleo "Zen 3". Como reveló Mark Papermaster de AMD en el evento de presentación de Ryzen 7000, la compañía ha ampliado la caché microop del núcleo de 4 K entradas a 6,75 K entradas. Las cachés L1I y L1D siguen teniendo un tamaño de 32 KB cada una, mientras que la caché L2 ha duplicado su tamaño. La ampliación de la caché L2 ha aumentado ligeramente la latencia, de 12 ciclos a 14. La latencia de la caché L3 compartida también ha aumentado, de 46 a 50 ciclos. El buffer de reordenación (ROB) en la etapa de despacho se ha ampliado de 256 entradas a 320 entradas. El búfer de destino de bifurcación (BTB) de la L1 ha aumentado su tamaño de 1 KB a 1,5 KB.
El CCD del Zen 4 es ligeramente más pequeño que el del Zen 3, a pesar del mayor número de transistores, gracias al cambio a 5 nm (proceso N5 de TSMC). El CCD mide 70 mm², en comparación con el CCD del "Zen 3", que mide 83 mm². El recuento de transistores del CCD "Zen 4" es de 6.570 millones, lo que supone un aumento del 58% con respecto al CCD "Zen 3" y sus 4.150 millones de transistores.
El cIOD (troquel de E/S del cliente) es objeto de una gran innovación. Está construido en el nodo de 6 nm (TSMC N6), lo que supone un gran salto respecto al nodo de 12 nm de GlobalFoundries en el que se fabricaron los cIOD de los procesadores de la serie Ryzen 5000. También incorpora ciertas características de gestión de la energía de los procesadores Ryzen 6000 "Rembrandt". Este cIOD incorpora una iGPU basada en la arquitectura gráfica RDNA2, además de los controladores de memoria DDR5, y un complejo raíz PCI-Express Gen 5. El nuevo cIOD de 6 nm mide 124,7 mm², en comparación con el cIOD ligeramente mayor de 124,9 mm² de la serie Ryzen 5000.
El módulo multichip "Raphael" tiene un cIOD para las SKU de 6 y 8 núcleos, y dos cIOD para las SKU de 12 y 16 núcleos. "Raphael" está construido en el paquete Socket AM5. Se rumorea que AMD está preparando un fino encapsulado BGA de "Raphael" para plataformas de portátiles de alto rendimiento, al que ha dado el nombre en clave de "Dragon Range". Estos procesadores vendrán en varios puntos de TDP de 45 W, 55 W y 65 W, para alimentar portátiles de juegos de gama alta.
(1).jpg)
.png)
