AMD Zen 5 Microarquitectura Referenciada en diapositivas fugadas

Un par de diapositivas de la presentación interna de AMD fueron filtradas a la web por Moore's Law is Dead, refiriéndose a lo que supuestamente es la microarquitectura de la próxima generación "Zen 5". Internamente, la variante de rendimiento del núcleo "Zen 5" se conoce como "Nirvana", y el chiplet CCD (CPU core die) basado en los núcleos de "Nirvana", se llama en clave "Eldora". Estos CCDs conformarán los procesadores de escritorio Ryzen "Granite Ridge" de la compañía, o procesadores de servidores EPYC "Turin". Los núcleos mismos también podrían formar parte de los procesadores móviles de próxima generación de la compañía, como parte de los CCXs heterogéneros (complejo central CPU), junto a núcleos de baja potencia "Zen 5c".

En los trazos anchos, AMD describe "Zen 5" como la introducción de un aumento de 10% a 15% de IPC con respecto a la actual "Zen 4". El núcleo contará con una caché L1D de 48 KB más grande, en comparación con la actual 32 KB. En cuanto al núcleo en sí, cuenta con un envío de 8 de ancho desde la cola de la microoperación, en comparación con el envío de 6 de ancho de "Zen 4". La etapa de ejecución en números enteros obtiene 6 ALUs, en comparación con la actual 4. La unidad de punto flotante obtiene capacidades FP-512. Tal vez el mayor anuncio es que AMD ha aumentado los núcleos máximos por CCX de 8 a 16. En este punto no sabemos si significa que "Eldora" CCD tendrá 16 núcleos, o si significa que el CCD específico de la nube con 16 núcleos "Zen 5c" tendrá 16 núcleos dentro de un solo CCX, en lugar de extenderse a través de dos CCX con cachés L3 más pequeños. AMD está aprovechando el nodo TSMC 4 nm EUV para "Eldora", el procesador móvil basado en "Zen 5" podría basarse en el nodo más avanzado de TSMC 3 nm EUV. La diapositiva de apertura también proporciona una forma fascinante de que AMD describa sus arquitecturas centrales de CPU. Según esto, "Zen 3" y "Zen 5" son nuevos núcleos, mientras que los núcleos "Zen 4" y los futuros núcleos "Zen 6" están apalancados. Si recuerda, "Zen 3" había proporcionado un aumento masivo del 19% IPC sobre "Zen 2", lo que ayudó a AMD a dominar el mercado de la CPU. Aunque con una estimación de ganación IPC más conservadora del 15% sobre "Zen 4", se espera que el núcleo de "Zen 5" tenga un impacto tan grande en la competitividad de AMD.

Hablando de la microarquitectura "Zen 6" y el núcleo "Morfeo", AMD está anticipando un aumento del 10% de IPC sobre "Zen 5", nuevas capacidades de FP16 para el núcleo, y un CCX de 32 núcleos (cuenta-mecleo de núcleo máximo). Esto vería una segunda ronda de aumentos significativos en los recuentos de núcleos de CPU.

Sumándose profundamente en el núcleo de "Zen 5", y vemos a AMD introducir una unidad de predicción de rama aún más avanzada. Si recuerda, las mejoras del predictor de sucursales tuvieron la mayor contribución a la ganación generacional IPC de "Zen 4". El nuevo predictor de sucursales de la rama viene con capacidades de sucursales condicionales de burbujas cero, mejoras de precisión y un BTB más grande (colchón de destino de rama). Como mencionamos, el núcleo tiene una caché más grande de 48 KB L1D, y un D-TLB más grande no especificado. Hay mejora de rendimiento en las etapas front-end y carga/tárbol, con unidades de doble bloque básico, 8 de ancho de operación/desname; Op Fusion, un aumento del 50% en ALCs, una ventana de ejecución más profunda, un preaprecrudador más capaz, y actualizaciones de la ISA central de CPU y seguridad. La caché L2 dedicada por núcleo sigue siendo de 1 MB de tamaño.

Fuentes: cyperalien (Reddit), la Ley de Moore está muerta (YouTube)