Applied Materials presenta productos de última generación para la fabricación de chips

Applied Materials, Inc. presentó hoy nuevos sistemas de fabricación de semiconductores que aumentan el rendimiento de la lógica avanzada y los chips de memoria fundamentales para la computación de IA. Los nuevos productos apuntan a tres áreas críticas en la carrera para ofrecer chips de IA cada vez más potentes: lógica de vanguardia que incluye transistores Gate-All-Around (GAA), DRAM de alto rendimiento, incluida la memoria de alto ancho de banda (HBM) y empaques avanzados para crear sistemas altamente integrados en un paquete que optimizan el rendimiento del chip, el consumo de energía y el costo.

"A medida que los chips se vuelven más complejos, Applied se centra en impulsar avances en ingeniería de materiales para proporcionar el rendimiento y las mejoras de eficiencia energética necesarias para escalar la IA", dijo el Dr. Prabu Raja, Presidente del Grupo de Productos Semiconductores de Applied Materials. "Estamos colaborando cada vez más con nuestros clientes para desarrollar conjuntamente soluciones que aceleran las hojas de ruta de los fabricantes de chips y permiten las principales inflexiones de dispositivos en lógica, memoria y empaque avanzado".

   

El nuevo sistema de unión de Kinex permite la producción de chips de memoria y lógica avanzada de mayor rendimiento y baja potencia

Para optimizar el rendimiento y la eficiencia energética, las principales GPU y los chips de computación de alto rendimiento (HPC) utilizan esquemas de empaque avanzados para combinar múltiples chiplets en sistemas complejos. La unión híbrida es una tecnología emergente de apilamiento de chips que utiliza enlaces directos de cobre a cobre, lo que resulta en mejoras significativas en el rendimiento general, el consumo de energía y el costo.

Los paquetes de chips cada vez más complejos crean desafíos para la unión híbrida en la fabricación de alto volumen. Para acelerar el uso de la unión híbrida en chips de lógica y memoria avanzados, Applied Materials, en colaboración con BE Semiconductor Industries N.V. (Besi), desarrolló el sistema de unión Kinex, el primer enlazador híbrido integrado de matriz a oblea de la industria. El sistema reúne la experiencia de Applied en el procesamiento de obleas y chips de front-end con altos niveles de precisión y velocidad de unión de las principales soluciones de colocación, interconexión y ensamblaje de la matriz de Besi.

El sistema Kinex integra todos los pasos críticos del proceso de unión híbrida en un solo sistema, ofreciendo varias ventajas principales en comparación con los enfoques no integrados:

• Mejor gestión de paquetes multi-troquel complejos debido al rastreo superior a nivel de matriz

• Pistas de interconexión más pequeñas habilitadas por la unión de alta precisión y el entorno limpio y controlado

• Consistencia y calidad de unión mejoradas a través de un control preciso sobre el tiempo de cola entre las etapas del proceso de unión híbrida

• Medición de recubrimiento más rápida y detección de deriva lograda por metrología integrada en línea

El sistema Kinex está siendo utilizado por múltiples clientes de lógica de vanguardia, memoria y OSAT.

           

El nuevo sistema Centura Xtera Epi permite transistores GAA de mayor rendimiento a 2 nm y más allá

Entre las características más críticas que afectan el rendimiento y la fiabilidad de los transistores GAA de hoy en día son las estructuras de fuente y drenaje, que forman el canal del transistor. La fuente y el drenaje se crean depositando con precisión materiales en zanjas profundas utilizando un proceso epitaxial (epi). Llenar las zanjas de fuente/drenaje de alta relación de aspecto de los transistores 3D GAA utilizando epi convencional es un desafío y puede conducir a vacíos y un crecimiento desigual que reduce el rendimiento y la confiabilidad.

Para resolver este desafío y permitir el máximo rendimiento de los chips, Applied Materials desarrolló el sistema Centura Xtera Epi. El sistema Xtera cuenta con una arquitectura de cámara única de bajo volumen que incluye procesos integrados de pre-limpieza y grabado para permitir estructuras de drenaje de fuente de GAA libres de huecos con un uso de gas 50 por ciento menor que la epi convencional. El innovador proceso de detección de ataque de depósito del sistema ajusta continuamente la abertura de la zanja a medida que el material crece en las paredes laterales y en la parte inferior de la zanja, optimizando el crecimiento de epi a través de los miles de millones de transistores en una oblea, libre de huecos con una mejora de más del 40 por ciento en la uniformidad de célula a célula.

El sistema Xtera está siendo adoptado por los principales fabricantes de chips de lógica y memoria.

      

Introducción del sistema de metrología de eBeam PROVision 10 que mejora el rendimiento de los chips 3D complejos

"El mayor uso de las arquitecturas 3D en la lógica y la memoria está creando nuevos desafíos de metrología que están llevando la tecnología óptica a los límites", dijo Keith Wells, vicepresidente del grupo de imágenes y control de procesos en Applied Materials. "Applied está ampliando su liderazgo en eBeam con avances en la resolución de imágenes, profundamente en la arquitectura 3D con alto rendimiento, lo que brinda a los fabricantes de chips la capacidad de obtener mediciones precisas y acelerar el rendimiento de diseños de chips complejos".

El nuevo PROVision 10 es un sistema de metrología eBeam de vanguardia especialmente diseñado para chips lógicos avanzados, incluidas las arquitecturas de transistores GAA y Backside Power Delivery, así como chips DRAM y 3D NAND de próxima generación. Es el primer sistema de metrología de la industria que cuenta con tecnología de emisión de campo frío (CFE), que aumenta la resolución de imágenes a nanoescala hasta en un 50 por ciento y la velocidad de imagen hasta en 10X en comparación con la tecnología de emisión de campo térmico convencional (TFE). Las capacidades de imagen por subnanómetro del sistema PROVision 10 le permiten ver a través de múltiples capas de chips 3D y proporcionar una imagen integradora de múltiples capas. El sistema permite mediciones directas en la superposición de dispositivos y una metrología precisa de la dimensión crítica (CD), más allá de los límites de los sistemas ópticos tradicionales. Sus capacidades únicas admiten tareas clave de control de procesos, como la superposición de capas EUV y la medición de nanoláminas y la detección de huecos epi en transistores GAA, lo que lo convierte en una herramienta crítica para 2 nm y más allá, así como la integración de HBM.

El sistema PROVision 10 está siendo utilizado por múltiples fabricantes de chips de memoria y lógica líderes.

          

Fuente: Materiales aplicados