Broadcom ofrece la primera tecnología 3.5D F2F del sector para XPU de IA

Broadcom Inc. ha anunciado hoy la disponibilidad de su tecnología de plataforma 3.5D eXtreme Dimension System in Package (XDSiP), que permite a los clientes de IA de consumo desarrollar aceleradores personalizados (XPU) de próxima generación. XDSiP 3.5D integra más de 6000 mm² de silicio y hasta 12 pilas de memoria de alto ancho de banda (HBM) en un dispositivo empaquetado para permitir una computación de alta eficiencia y bajo consumo para IA a escala. Broadcom ha logrado un hito importante al desarrollar y lanzar la primera XPU 3.5D Face-to-Face (F2F) del sector.

La inmensa potencia de cálculo necesaria para entrenar modelos generativos de IA se basa en clústeres masivos de 100.000 XPUs, que van creciendo hasta alcanzar el millón. Estas XPU exigen una integración cada vez más sofisticada de las capacidades de cálculo, memoria y E/S para lograr el rendimiento necesario al tiempo que se minimiza el consumo de energía y el coste. Los métodos tradicionales, como la Ley de Moore y el escalado de procesos, no dan abasto. Por eso, la integración avanzada del sistema en el paquete (SiP) se está convirtiendo en un elemento crucial para las XPU de nueva generación. En la última década, la integración 2,5D, que implica la integración de múltiples chiplets de hasta 2500 mm² de silicio y módulos HBM de hasta 8 HBM en un intercalador, ha demostrado su valor para el desarrollo de XPU. Sin embargo, a medida que se introducen nuevas LLM cada vez más complejas, su formación hace necesario el apilamiento de silicio 3D para mejorar el tamaño, la potencia y el coste. En consecuencia, la integración 3,5D, que combina el apilamiento de silicio 3D con el empaquetado 2,5D, está llamada a convertirse en la tecnología preferida para las XPU de próxima generación en la próxima década.

La plataforma 3.5D XDSiP de Broadcom consigue mejoras significativas en la densidad de interconexión y la eficiencia energética en comparación con el enfoque Face-to-Back (F2B). Este innovador apilamiento F2F conecta directamente las capas metálicas superiores de las matrices superior e inferior, lo que proporciona una conexión densa y fiable con una interferencia eléctrica mínima y una resistencia mecánica excepcional. La plataforma 3.5D de Broadcom incluye IP y un flujo de diseño propio para un apilamiento de troqueles 3D correcto por construcción para interconexiones de alimentación, reloj y señal.

Principales ventajas de XDSiP 3.5D de Broadcom

Densidad de interconexión mejorada: Aumenta en 7 veces la densidad de señal entre las matrices apiladas en comparación con la tecnología F2B.

Eficiencia energética superior: Reduce 10 veces el consumo de energía en las interfaces troquel a troquel utilizando HCB 3D en lugar de PHY planares troquel a troquel.

Latencia reducida: Minimiza la latencia entre los componentes de cálculo, memoria y E/S dentro de la pila 3D.

Factor de forma compacto: Permite intercaladores y paquetes de menor tamaño, lo que se traduce en un ahorro de costes y una mejora del alabeo del paquete.

La XPU F2F 3.5D de Broadcom integra cuatro chips de cómputo, un chip de E/S y seis módulos HBM, aprovechando los nodos de proceso de vanguardia de TSMC y las tecnologías de empaquetado CoWoS 2.5D. El flujo de diseño y la metodología de automatización propios de Broadcom, basados en herramientas estándar del sector, han garantizado el éxito de la primera pasada a pesar de la enorme complejidad del chip. El XDSiP 3.5D ha demostrado una funcionalidad completa y un rendimiento excepcional en todos los bloques IP críticos, incluidos SerDes de alta velocidad, interfaces de memoria HBM e interconexiones entre chips. Este logro subraya la experiencia de Broadcom en el diseño y las pruebas de circuitos integrados 3,5D complejos.

«El empaquetado avanzado es fundamental para la próxima generación de clústeres XPU, ya que estamos llegando a los límites de la Ley de Moore. En estrecha colaboración con nuestros clientes, hemos creado una plataforma 3.5D XDSiP sobre la tecnología y herramientas de TSMC y socios EDA», afirma Frank Ostojic, Vicepresidente Senior y Director General de la División de Productos ASIC de Broadcom. «Al apilar los componentes del chip verticalmente, la plataforma 3.5D de Broadcom permite a los diseñadores de chips emparejar los procesos de fabricación adecuados para cada componente al tiempo que se reduce el tamaño del intercalador y del encapsulado, lo que se traduce en mejoras significativas en rendimiento, eficiencia y coste.»

«TSMC y Broadcom han colaborado estrechamente durante los últimos años para aunar los procesos lógicos más avanzados de TSMC y las tecnologías de apilamiento de chips en 3D con la experiencia en diseño de Broadcom», afirma el Dr. Kevin Zhang, Vicepresidente Senior de Desarrollo de Negocio y Ventas Globales y Co-COO Adjunto de Taiwan Semiconductor Manufacturing Company. «Esperamos producir esta plataforma para dar rienda suelta a las innovaciones de IA y permitir el crecimiento futuro».

«Con una asociación de más de una década, Fujitsu y Broadcom han llevado con éxito al mercado múltiples generaciones de ASIC de computación de alto rendimiento», dijo Naoki Shinjo, SVP y Jefe de Desarrollo de Tecnología Avanzada de Fujitsu. «La última plataforma 3.5D de Broadcom permite que el procesador de próxima generación de Fujitsu basado en Arm de 2 nanómetros, FUJITSU-MONAKA, alcance un alto rendimiento, un bajo consumo de energía y un menor coste».

Con más de cinco productos 3.5D en desarrollo, la mayoría de los clientes de IA de consumo de Broadcom han adoptado la tecnología de plataforma 3.5D XDSiP con envíos de producción a partir de febrero de 2026.

Fuente: Broadcom