
Masterbitz
Cadence anuncia una nueva IP de bajo consumo para la especificación PCI Express 5.0.
Cadence Design Systems, Inc. (Nasdaq: CDNS) ha anunciado hoy la disponibilidad inmediata de la IP de Cadence compatible con la especificación PCI Express (PCIe ) 5.0 en la tecnología de proceso TSMC N5. Se espera que la siguiente versión en la tecnología de proceso N3 de TSMC salga al mercado a principios de 2022. Se está colaborando con los principales clientes en el diseño de SoCs N5 para aplicaciones informáticas y de red a gran escala. La IP de Cadence para la tecnología PCIe 5.0 consta de una PHY, un controlador complementario y una IP de verificación (VIP) destinados a los diseños de SoC para aplicaciones de computación, redes y almacenamiento a hiperescala de muy alto ancho de banda. Con el subsistema de controladores y PHY de Cadence para la arquitectura PCIe 5.0, los clientes pueden diseñar SoCs extremadamente eficientes desde el punto de vista energético con un tiempo de comercialización acelerado.
