Cadence presenta la primera IP de memoria LPDDR6/5X a 14,4 Gbps para impulsar la infraestructura de IA de próxima generación

Cadence anunció hoy la cinta de la primera solución de sistema IP de memoria LPDDR6/5X optimizada para operar a 14,4 Gbps, hasta un 50% más rápido que la anterior generación de LPDDR DRAM. La nueva solución del sistema de memoria IP de Cadence LPDDR6/5X es un facilitador clave para ampliar la infraestructura de IA para acomodar el ancho de banda de memoria y las demandas de capacidad de los IA de próxima generación de LLMs, la IA agente y otras cargas de trabajo de cálculo para varias verticales. Múltiples compromisos están actualmente en curso con la principal IA, alta calificación de computación de alto rendimiento (HPC) y clientes de centros de datos.

La IP de Cadence para el estándar JEDEC LPDDR6/5X consiste en una arquitectura PHY avanzada y un controlador de alto rendimiento diseñado para maximizar la potencia, el rendimiento y el área (PPA) al tiempo que se apoyan tanto los protocolos LPDDR6 como LPDDR5X DRAM para una flexibilidad óptima. La solución apoya la integración nativa en SoCs monolíticos tradicionales, así como arquitecturas de sistemas multi-die aprovechando el marco chiplet de Cadence, permitiendo la integración chiplee heterogénea. El marco chiplet, incluyendo la anterior generación de LPDDR, fue grabado con éxito en 2024.

 

"La evolución de los centros de datos de la virtualización de cómputo de HPC hasta el entrenamiento de IA y la inferencia a escala ha impulsado una construcción masiva de la infraestructura de IA, y el diseño para un movimiento de datos eficiente a través de interfaces de memoria nunca ha sido más crucial. LPDDR6 ha emergido como un facilitador clave de la computación acelerada, proporcionando la velocidad, ancho de banda, perfil de potencia y capacidad necesaria para realizar eficientemente la inferencia de IA", dijo Boyd Phelps, vicepresidente senior y gerente general del Silicon Solutions Group de Cadence. "Con este cintaout, Cadence continúa nuestro historial de liderazgo de IP de memoria al ofrecer una implementación LPDDR6 de la industria entregada como un subsistema integrado optimizado para aplicaciones de clientes".

El sistema completo de memoria PHY y controlador cuenta con una nueva arquitectura de alto rendimiento, escalable y adaptable basada en las probadas y exitosas líneas de productos DDR5 de Cadence de 122,8 Gbps, LPDDR5X 10.7 Gbps y GDDR7-36G. Esta primera oferta en la nueva línea de productos LPDDR6 IP de Cadence es compatible con los estándares LPDDR6 y LPDDR5X, incluyendo LPDDR5X CAMM2.

Adecuado para los mercados de IA, móviles, de consumo, de consumo, de datos de la empresa HPC y de la nube, la solución avanzada del sistema de memoria de memoria LPDDR6/5X permite la máxima flexibilidad para los productos finales con una gama de rendimiento, capacidad y objetivos de costes. El LPDDR6/5X PHY es personalizable para diferentes paquetes y topologías del sistema y disponible como una macro endurecida. Esto garantiza una integración rápida y fiable, traduciéndose en un rápido tiempo al mercado.

El controlador Cadence LPDDR6/5X incluye un conjunto completo de características estándar de la industria y avanzadas para interfaces de memoria, como el soporte para el autobús Arm AMBA AXI. El controlador de memoria se proporciona como una macro RTL suave para la máxima flexibilidad en características, potencia, área y rendimiento.

La solución Cadence LPDDR6 incluye el modelo de memoria LPDDR6, que permite a los ingenieros realizar una verificación completa y garantizar que los diseños de sistema en chip (SoC) sean compatibles con el último estándar de interfaz JEDEC, acelerando su adopción de esta nueva tecnología con confianza. El modelo de memoria LPDDR6 incluye un conjunto completo de controles protocolarios, cobertura funcional y un plan de verificación.

Disponible ahora para compromisos con los clientes, la nueva IP LPDDR6/5X es la última adición a la familia completa de soluciones de sistemas de memoria de Cadence, que también incluye DDR, GDDR y HBM. Cadence Memory IP está diseñado con las herramientas de diseño de señales analógicas/mezclas líderes en la industria. Cuando se combina con el marco de chiplet basado en UCIe de Cadence, el nuevo LPDDR6/5X IP y la otra interfaz de memoria e interfaz líder de Cadence ofrecen una solución optimizada que permite una rápida realización de chiplet.

Fuente: Cadence