Detalle de la GPU AMD "Navi 4C": Los motores de sombreado son sus propios chiplets

"Navi 4C" es una futura GPU de gama alta de AMD que probablemente no vea la luz, ya que la compañía está pivotando fuera del segmento de GPUs de gama alta con su próxima generación RDNA4. Para que AMD siguiera invirtiendo en el desarrollo de esta GPU, el segmento de las tarjetas gráficas para juegos debería haber registrado mejores ventas, especialmente en la gama alta, y no ha sido así. La Ley de Moore está muerta anotó detalles de lo que podría haber sido un esfuerzo tecnológico fascinante para AMD, al construir una GPU altamente desagregada.

La actual GPU "Navi 31" de AMD desagrega los principales componentes lógicos de la GPU que se benefician del último nodo de fundición de 5 nm para ubicarlos en un Graphics Compute Die central, rodeado de hasta seis pequeños chiplets construidos en el antiguo nodo de fundición de 6 nm, que contienen segmentos de la memoria Infinity Cache de la GPU y su interfaz de memoria, de ahí el nombre de memory cache die. Con "Navi 4C", AMD pretendía desagregar aún más la GPU, identificando más componentes en el GCD que pudieran convertirse en chiplets, así como dividir los motores de sombreado en chiplets más pequeños y autónomos (troqueles más pequeños = mayor rendimiento y menores costes de fundición).

La forma en que AMD crearía "Navi 4C" consistiría en utilizar una amplia gama de innovaciones de empaquetado que garantizaran que los numerosos tipos de chiplets se comunicaran entre sí con la menor latencia posible, como si fueran partes de una matriz monolítica completa.

Suponiendo que AMD hubiera seguido utilizando GDDR6 y no el nuevo estándar de memoria GDDR7, la compañía probablemente habría conservado los MCD de 6 nm de la generación actual para proporcionar la interfaz de memoria de vídeo y la caché de último nivel a la GPU, minimizando los costes de I+D y beneficiándose de la reducción adicional de los costes de fundición del nodo de 6 nm.

AMD ha identificado el motor de aceleración multimedia de la GPU y el motor de visualización Radiance como los más adecuados para la siguiente ronda de desagregación. Aunque los motores de aceleración multimedia son componentes lógicos, se trata de hardware de función fija, al igual que los motores de visualización, y es probable que puedan arreglárselas con nodos de fundición más antiguos. Los motores de aceleración de medios y visualización se separarían en un chip llamado MID (media and I/O die). En este momento no sabemos si AMD habría optado por un nodo de 6 nm o por uno más nuevo para el MID, pero dado que la empresa es capaz de incluir las últimas funciones de E/S de medios y pantalla en el silicio monolítico "Navi 33" de 6 nm, es posible que optara por el nodo más antiguo.

Gran parte de la ingeniería de semiconductores se centra en lo que ocurre con la maquinaria de cálculo más importante de la GPU, los motores de sombreado. Al parecer, AMD ha pensado que cada motor de sombreado, compuesto por un número fijo de procesadores de grupo de trabajo (WGP), podría dividirse en chips, denominados SED (shader engine dies). Éstos se construirían en un nodo de fundición avanzado. Dado que NVIDIA está fabricando sus GPU "Blackwell" de nueva generación en 3 nm, es muy posible que AMD utilice el mismo nodo para los SED.

Los SED se asientan sobre troqueles intercaladores activos (AID). En general, un intercalador es una matriz de silicio cuyo único propósito es facilitar el cableado microscópico de alta densidad entre los chiplets apilados encima, con densidades de cableado que de otro modo no serían posibles a través del sustrato de fibra de vidrio. La parte "activa" del AID se refiere a la capacidad del intercalador no sólo de facilitar el cableado entre los chips apilados encima y el sustrato inferior, sino también de los AID vecinos. Para ello, TSMC ha creado los puentes COW-L (chip-on-wafer-L).

Se trata de diminutos troqueles de silicio diseñados para el cableado de alta densidad entre AID, y es la forma en que una malla de AID se comunica entre sí y con el MID. Queda por ver cómo se comunican con los MCD. La actual generación de MCD está conectada con el GCD mediante Infinity Fan-out Links, un método de cableado de alta densidad que se vale del sustrato de fibra de vidrio como medio, en lugar del silicio. Si AMD estuviera utilizando otro método para conectar los MCD, significaría que la compañía está utilizando una generación más reciente de los mismos. Además de los puentes COW-L, AMD también está aprovechando las innovaciones COW-V TSV (through-silicon via) de TSMC para conectar los SED al sustrato del paquete (para alimentación y otras E/S).

Por desgracia, es muy poco probable que "Navi 4C" llegue a ver la luz. AMD ya ha implementado muchas de estas innovaciones de empaquetado con su último procesador de computación MI300 basado en la arquitectura CDNA3, y habría sido increíble verlas en el segmento de gráficos para juegos, sin embargo, la economía básica impide a AMD invertir en un mayor desarrollo de la "Navi 4C". El mercado de tarjetas gráficas para juegos se encuentra en su mayor caída desde finales de la década de 2010, y la GPU de clase entusiasta abastece a un nicho de mercado.

Las condiciones actuales del mercado distan mucho de las de 2021, cuando la fiebre del oro de la minería de criptomonedas había incentivado a los fabricantes de GPU a fabricar GPU más grandes. Se rumorea que AMD calculó mal el lanzamiento de su GPU RX 6950 XT en la recta final del boom de las criptomonedas. En ese momento, "Navi 31" había alcanzado un avanzado nivel de desarrollo y estaba lista para entrar en producción en masa. Ahora, la compañía probablemente se vea incapaz de justificar el coste de desarrollo de "Navi 4C" más allá de los conceptos de este artículo, a menos que el mercado experimente otro drástico repunte de la demanda en la gama alta.

Fuentes: La Ley de Moore ha muerto (YouTube), VideoCardz