El aumento de la latencia de la mayor caché L2 en el núcleo P de Intel "Raptor Cove" está bien

Según un informe de investigación de "Chips and Cheese", las cachés L2 más grandes en la 13ª generación de Core "Raptor Lake-S" de Intel no vienen con un aumento proporcional de la latencia de la caché, e Intel parece haber contenido bien el aumento de la latencia. "Raptor Lake-S" aumenta significativamente el tamaño de la caché L2 con respecto a la generación anterior. Cada uno de sus 8 núcleos P "Raptor Cove" tiene 2 MB de caché L2 dedicada, en comparación con los 1,25 MB de los núcleos P "Golden Cove" de la generación actual de "Alder Lake-S", lo que supone un aumento de tamaño del 60 por ciento. En los clústeres de núcleos E "Gracemont" (grupo de cuatro núcleos E), se duplica el tamaño de la caché L2 que comparten los cuatro núcleos del clúster, de 2 MB en "Alder Lake" a 4 MB. La caché L3 de último nivel, compartida entre todos los núcleos P y los clusters de núcleos E, experimenta un aumento de tamaño menos notable, de 30 MB a 36 MB.

Las cachés más grandes tienen un impacto directo en el rendimiento, ya que hay más datos disponibles cerca de los núcleos de la CPU, lo que les ahorra una larga operación de búsqueda/almacenamiento en la memoria principal (RAM). Sin embargo, ampliar las cachés no sólo supone un coste de superficie, número de transistores y potencia/calor, sino también de latencia, aunque la caché L2 es un orden de magnitud más rápida que la caché L3, que a su vez es mucho más rápida que la DRAM. Chips and Cheese rastreó y tabuló las latencias de la caché L2 de las anteriores microarquitecturas cliente de Intel, y encontró un aumento generacional de las latencias con el aumento del tamaño de la caché L2, hasta llegar a "Alder Lake". Este aumento ha disminuido de alguna manera con "Raptor Lake".

El informe dice que la caché L2 asociativa de 4 vías de 256 KB dedicada con los núcleos de CPU de "Skylake" (a través de "Comet Lake") tiene una latencia de caché L2 de 12 ciclos. Los núcleos "Sunny Cove" y "Cypress Cove" ven aumentar su tamaño hasta los 512 KB, ya que la latencia se incrementa hasta los 13 ciclos. "Willow Cove" y "Golden Cove" (que alimentan "Tiger Lake" y "Alder Lake", respectivamente), ven un aumento adicional. Mientras que "Willow Cove" utiliza una caché asociativa de 20 vías, "Golden Cove" utiliza 10 vías. La latencia sube de 13 a 14 ciclos. El próximo núcleo P de "Raptor Cove" viene con 2 MB de caché L2 de 16 vías, pero aquí la latencia se contiene hasta los 15 ciclos. Esto indica que "Raptor Lake" se ha sometido a una seria revisión de su gestión de la energía y del diseño de la caché para alcanzar su objetivo de latencia de caché. Hay que tener en cuenta que este chip está construido en el mismo nodo Enhanced SuperFin (Intel 7) de 10 nm que "Alder Lake".

Fuente: Chips and Cheese