El procesador CCD AMD "Zen 6" incluye 12 núcleos y 48 MB de caché L3.

El chiplet estándar del complejo de CPU (CCD) basado en la microarquitectura "Zen 6" de próxima generación de AMD está a punto de presentar un aumento del 50% en los recuentos de núcleos de la CPU. Esta sería la primera vez que AMD ha aumentado los recuentos de núcleos de sus CCD que contienen núcleos de CPU de tamaño completo capaces de mantener altas velocidades de reloj. Había desarrollado CCD con altos recuentos de núcleos utilizando núcleos compactados con límites de velocidad de reloj más bajos hasta ahora. Se espera que el estándar "Zen 6" CCD venga con un tamaño de matriz similar al actual "Zen 5" CCD, con un tamaño de troquel rumoreado de 76 mm2, que es ligeramente mayor que los 71 mm2 del CCD "Zen 5".

Se espera que el CCD "Zen 6" empaquete 12 núcleos de CPU, todos parte de un único complejo de núcleo de CPU (CCX). Los doce núcleos comparten una caché de 48 MB L3. Tanto los recuentos de núcleo de la CPU como el tamaño de la caché L3 ven un aumento del 50% sobre "Zen 5". AMD está construyendo el CCD "Zen 6" en el nodo de proceso TSMC N2 (2 nm nanosheet), que evidentemente ofrece un aumento masivo en las densidades de transistores sobre el TSMC N4P actual (4 nm FinFET) en el que se realiza el "Zen 5" CCD. Con un ojo en el pivote de Intel hacia un reequilibrio de la caché a favor de grandes cachés de último nivel en algunos de sus procesadores de escritorio premium Core Ultra Ultra 400 "Nova Lake-S", se espera que AMD le dé al CCD "Zen 6" capacidad de caché V en 3D completo, y los próximos procesadores X3D de la compañía podrían venir con cachés L3 de 144 MB por CCD para hasta 288 MB de caché L3 en el escritorio.

Fuentes: HXL (Twitter), VideoCardz