(1).jpg)
Los entusiastas del foro ChipHell consiguieron una supuesta imagen del próximo procesador móvil "Strix Halo" de AMD, y se dispusieron a crear unas diapositivas esquemáticas muy plausibles. Se trata de especulaciones. Mientras que "Strix Point" es el procesador móvil que sucede a los actuales "Hawk Point" y "Phoenix", "Strix Halo" pertenece a una categoría propia: ofrecer experiencias de juego comparables a las de las GPU externas en un formato ultraportátil en el que, por lo general, no es posible utilizar GPU externas potentes. "Strix Halo" también se enfrenta a los procesadores M3 Max y M3 Pro de Apple que equipan los últimos MacBook Pro. Como solución de un solo chip, tiene las mismas ventajas que el M3 Max.
El silicio "Strix Halo" es un procesador basado en chiplets, aunque muy diferente del "Fire Range". El procesador "Fire Range" es esencialmente una versión BGA del procesador "Granite Ridge" de sobremesa: es la misma combinación de uno o dos CCD "Zen 5" que se comunican con un troquel de E/S de cliente, y está pensado para portátiles del segmento de los entusiastas del rendimiento. "Strix Halo", por su parte, utiliza el mismo uno o dos CCD "Zen 5", pero con un gran troquel SoC que incluye una iGPU sobredimensionada, y controladores de memoria LPDDR5X de 256 bits que no se encuentran en el cIOD. Esta es la clave de lo que AMD pretende conseguir: un rendimiento gráfico y de CPU a la altura de los M3 Pro y M3 Max con un tamaño de PCB y consumo comparables.
La iGPU del procesador "Strix Halo" se basa en la arquitectura gráfica RDNA 3+ y cuenta con 40 unidades de cálculo RDNA. Esto equivale a 2.560 procesadores de flujo, 80 aceleradores de IA, 40 aceleradores de rayos, 160 TMU y un número desconocido de ROP (predecimos que al menos 64). La diapositiva predice una velocidad del motor iGPU de hasta 3,00 GHz.
Los gráficos son una aplicación extremadamente sensible a la memoria, por lo que AMD utiliza una interfaz de memoria LPDDR5X-8533 de 256 bits (cuádruple canal u octa-subcanal), para un ancho de banda efectivo en caché de unos 500 GB/s. Los controladores de memoria están protegidos por una caché L4 de 32 MB situada en la matriz del SoC. Tal y como entendemos esta jerarquía de caché, los CCD (núcleos de la CPU) pueden tratarla como una caché víctima, mientras que la iGPU la trata como una caché L2 (similar a la caché infinita de las GPU discretas RDNA 3).
La iGPU no es el único dispositivo sensible a la lógica y la memoria del SoC, también hay una NPU. Por lo que sabemos, se trata exactamente del mismo modelo de NPU que se encuentra en los procesadores "Strix Point", con un rendimiento de unos 45-50 AI TOPS, y se basa en la arquitectura XDNA 2 desarrollada por el equipo Xilinx de AMD.
La E/S del SoC del "Strix Halo" no es tan completa como la del "Fire Range", porque el chip se ha diseñado pensando en que el portátil utilizará su gran iGPU. Tiene PCIe Gen 5, pero sólo un total de 12 carriles Gen 5: 4 para una ranura M.2 NVMe y 8 de sobra para una GPU discreta (si la hay), aunque se pueden usar para conectar cualquier dispositivo PCIe, incluidas ranuras M.2 adicionales. También hay un USB 4 integrado de 40 Gbps y un USB 3.2 Gen 2 de 20 Gbps.
En cuanto a la CPU, dado que "Strix Halo" utiliza uno o dos CCD "Zen 5", su rendimiento será similar al de "Fire Range". Tiene hasta 16 núcleos de CPU "Zen 5", con 32 MB de caché L3 por CCD, o 64 MB de caché L3 de CPU en total. Los CCD están conectados a la matriz del SoC mediante IFOP (Infinity Fabric over package) convencional, como en "Fire Range" y "Granite Ridge", o incluso cabe la posibilidad de que AMD utilice enlaces Infinity Fanout como en algunas de sus GPU discretas RDNA 3 basadas en chiplets.
.png)
Kommentare