Intel confirma la caché L4 "Adamantine" para Meteor Lake

Intel Meteor Lake con caché L4

La patente confirma el uso de la caché "Adamantine" para Meteor Lake

Intel ya ha confirmado el uso de cachés de nivel 4 para su próximo System on a Chip de nombre en clave Meteor Lake. Esto fue reportado por primera vez por Phoronix en los recientes parches de Linux. Aparte de confirmar el regreso de la caché L4 en los procesadores, similar a la eDRAM que teníamos en la plataforma Intel Broadwell, faltan los detalles sobre las implementaciones de Meteor Lake.

Resulta que Intel ya había presentado una patente que podría explicar el uso de dicha caché. Según la patente de diciembre de 2020, la "arquitectura SoC de próxima generación", también conocida como Meteor Lake, contará con "cachés en paquete". En otras palabras, la caché adamantina formaría parte del mosaico base al que podría acceder cualquiera de los bloques de construcción del SoC de próxima generación.

Meteor Lake, Fuente: Intel

Meteor Lake adoptará plenamente la arquitectura híbrida combinando cinco tiles diferentes: CPU, SoC, GPU, E/S y mosaico base. La caché Adamantine ofrecería un tiempo de acceso mucho más rápido que cualquier caché típica como la L3, que suele formar parte del tile de la CPU.

Según explica Intel, el principal objetivo de la caché L4 es mejorar la optimización del arranque y aumentar la seguridad en torno a la CPU anfitriona. Además, la caché L4 preservaría la caché en el reinicio, lo que mejoraría los tiempos de carga que, de otro modo, tendrían que pasar por todos los ciclos de arranque/reinicio.

La próxima generación de arquitecturas SoC cliente puede introducir grandes cachés en el paquete, lo que permitirá usos novedosos. El tiempo de acceso a la caché L4 (por ejemplo, "Adamantine" o "ADM") puede ser mucho menor que el tiempo de acceso a la DRAM, lo que se utiliza para mejorar las comunicaciones entre la CPU host y el controlador de seguridad. Las realizaciones ayudan a proteger las innovaciones en la optimización del arranque. Se añade valor para el silicio de gama alta con mayor memoria preinicializada en el reinicio, lo que potencialmente conduce a un aumento de los ingresos. Tener memoria disponible en el reinicio también ayuda a anular las suposiciones de la BIOS heredada y a crear una solución de BIOS más rápida y eficiente con una etapa de firmware reducida (p. ej., etapa de reinicio previa a la CPU, etapa IBBL y etapa IBB) para casos de uso de dispositivos modernos como Automotive IVI (infoentretenimiento en el vehículo, p. ej., encender la cámara de visión trasera en 2 s), robots domésticos e industriales, etc. En consecuencia, pueden surgir nuevos segmentos de mercado.

La patente va acompañada de un diagrama de bloques que confirma claramente que estamos ante un Meteor Lake con 2 núcleos RWC (Redwood Cove) y 8 CMT (Crestmont). Curiosamente, la placa SOC también muestra dos núcleos CMT, algo que ya se había mencionado en las primeras filtraciones. Este diseño concreto también contaría con gráficos Gen 12.7 Xe con 64 UE.

Meteor Lake, Fuente: Intel

La caché adamantina también fue mencionada por Moore's Law is Dead en su último vídeo, en el que afirma que la caché podría expandirse hasta los "gigabytes", pero actualmente se está probando con tamaños de 128 MB a 512 MB.

Oficialmente, ahora se espera que Intel Meteor Lake se lance en la segunda mitad de 2023. Sin embargo, la compañía no ha confirmado qué serie de Meteor Lake se presentará primero.

Fuente: Patente Intel