Intel detalla el embalaje avanzado EMIB-T para HBM4 y UCIe

Esta semana, en la Conferencia sobre Tecnología de Componentes Electrónicos (ECTC), Intel presentó EMIB-T, una importante actualización de su embalaje de puente de interconexión multi-die integrado. Presentado por primera vez en el evento Intel Foundry Direct Connect 2025, el EMIB-T incorpora vías de silicio pasantes (TSV) y condensadores de metal-aislante-metal de alta potencia a la estructura EMIB existente. Según el Dr. Rahul Manepalli, Intel Fellow y vicepresidente de Desarrollo de Empaquetado de Sustratos, estos cambios permiten un suministro de energía más fiable y una comunicación más fuerte entre chiplets separados. Los diseños EMIB convencionales han tenido problemas con las caídas de tensión debido a sus rutas de suministro de energía en voladizo. En cambio, el EMIB-T dirige la alimentación directamente a través de TSV desde el sustrato del encapsulado hasta cada conexión de chiplet. Los condensadores integrados compensan las rápidas fluctuaciones de tensión y preservan la integridad de la señal.

Esta mejora será fundamental para la próxima generación de memorias, como HBM4 y HBM4e, donde se esperan velocidades de datos de 32 Gb/s por pin o más a través de una interfaz UCIe. Intel ha confirmado que los primeros paquetes EMIB-T igualarán la eficiencia energética actual de alrededor de 0,25 picojulios por bit, al tiempo que ofrecerán una mayor densidad de interconexión. La empresa tiene previsto reducir el paso de bump por debajo del estándar actual de 45 micrómetros. A partir de 2026, Intel pretende producir paquetes basados en EMIB que midan 120 por 120 milímetros, aproximadamente ocho veces el tamaño de una sola retícula. Estos grandes sustratos podrían integrar hasta doce pilas de memoria de gran ancho de banda junto a múltiples chiplets de cálculo, todo ello conectado por más de veinte puentes EMIB. De cara al futuro, Intel espera aumentar las dimensiones de los encapsulados a 120 por 180 milímetros para 2028. Estos diseños podrían albergar más de 24 pilas de memoria, ocho chiplets de cálculo y 38 o más puentes EMIB. Estos avances reflejan de cerca los planes similares anunciados por TSMC para su tecnología CoWoS. Además de EMIB-T, Intel también presentó un disipador térmico rediseñado que reduce los huecos en el material de la interfaz térmica en aproximadamente un 25%, así como un nuevo proceso de unión por compresión térmica que minimiza la deformación en sustratos de paquetes de gran tamaño.

Fuente: Tom's Hardware