Intel Foundry presenta avances tecnológicos en IEDM 2024

Intel Foundry ha presentado hoy en el IEEE International Electron Devices Meeting (IEDM) 2024 nuevos avances que ayudarán a impulsar la industria de los semiconductores en la próxima década y más allá. Intel Foundry presentó nuevos avances en materiales que ayudan a mejorar las interconexiones dentro de un chip, lo que se traduce en una capacitancia de hasta el 25% mediante el uso de rutenio sustractivo. Intel Foundry también fue la primera en informar de una mejora del rendimiento de 100 veces utilizando una solución de integración heterogénea para un embalaje avanzado que permite un ensamblaje ultrarrápido de chip a chip. Y para impulsar aún más el escalado gate-all-around (GAA), Intel Foundry demostró su trabajo con CMOS RibbonFET de silicio y con módulo de óxido de puerta para FET 2D escalados para mejorar el rendimiento de los dispositivos.

«Intel Foundry sigue ayudando a definir y dar forma a la hoja de ruta de la industria de semiconductores. Nuestros últimos avances subrayan el compromiso de la empresa de ofrecer tecnología punta desarrollada en EE.UU., lo que nos sitúa en una buena posición para ayudar a equilibrar la cadena de suministro mundial y restablecer la fabricación nacional y el liderazgo tecnológico con el apoyo de la Ley CHIPS de EE.UU.», afirma Sanjay Natarajan, vicepresidente senior de Intel y director general de Intel Foundry Technology Research.

A medida que la industria se encamina a poner un billón de transistores en un chip para 2030, los avances en el escalado de transistores e interconexiones -multiplicados por las futuras capacidades de empaquetado avanzado- son fundamentales para satisfacer el apetito incesante de aplicaciones informáticas más eficientes energéticamente, de alto rendimiento y rentables, como la IA.

La industria también necesitará apoyo adicional en forma de nuevos materiales que aumenten el suministro de energía trasera PowerVia de Intel Foundry para aliviar la saturación de las interconexiones y para continuar el escalado, que es vital para la continuación de la Ley de Moore e impulsar el semiconductor hacia nuevas eras para la IA.

Intel Foundry ha identificado varias vías que resuelven las limitaciones previstas de los transistores de cobre en el escalado de interconexión para futuros nodos, mejoran las técnicas de ensamblaje existentes y siguen definiendo y dando forma a la hoja de ruta de los transistores para el escalado de puertas y más allá:

Rutenio sustractivo (Ru): Para ayudar a mejorar el rendimiento y las interconexiones dentro de los chips, Intel Foundry presentó el rutenio sustractivo, un nuevo material de metalización alternativo clave que utiliza resistividad de película fina junto con entrehierros para ofrecer un avance significativo en el escalado de interconexiones. El equipo fue el primero en demostrar, en vehículos de prueba de I+D, un proceso integrado de rutenio sustractivo práctico, rentable y compatible con la fabricación de grandes volúmenes con entrehierros que no requiere costosas zonas litográficas de exclusión de entrehierros alrededor de las vías, ni flujos de vías autoalineadas que requieran grabados selectivos. La implementación de entrehierros con Ru sustractivo proporcionó hasta un 25% de reducción de la capacitancia de línea a línea en pasos inferiores o iguales a 25 nanómetros (nm), lo que ilustra las ventajas del Ru sustractivo como esquema de metalización para sustituir el damasquinado de cobre en capas de paso estrecho. Esta solución podría verse en los futuros nodos de Intel Foundry.

Transferencia selectiva de capas (SLT): Intel Foundry es el primero en demostrar la transferencia selectiva de capas (SLT), una solución de integración heterogénea que permite el ensamblaje de chips ultrafinos con una flexibilidad mucho mayor para permitir tamaños de chip más pequeños y relaciones de aspecto más elevadas en comparación con la unión tradicional de chip a oblea. Esto permite una mayor densidad funcional y da lugar a una solución más flexible y rentable para la unión híbrida o por fusión de chiplets específicos de una oblea a otra. Esta solución ofrece una arquitectura más eficiente y flexible para aplicaciones de IA.

RibbonFET CMOS de silicio: Para llevar al límite el escalado del silicio RibbonFET con puerta de acceso, Intel Foundry presentó los transistores RibbonFET CMOS (semiconductor complementario de óxido metálico) de silicio con una longitud de puerta de 6 nm, con unos efectos de canal corto y un rendimiento líderes en el sector con una longitud de puerta y un grosor de canal agresivamente escalados. Este avance allana el camino para seguir ampliando la longitud de puerta, uno de los pilares fundamentales de la Ley de Moore.

Óxido de puerta para FET GAA 2D a escala: Con el fin de acelerar aún más la innovación en puertas más allá de los CFET, Intel Foundry presentó su trabajo sobre la fabricación de transistores GAA 2D NMOS y PMOS con una longitud de puerta escalada de hasta 30 nm, centrándose específicamente en el desarrollo de módulos de óxido de puerta (GOx). El estudio informa sobre la investigación de la industria de semiconductores de dicalcogenuros metálicos de transición (TMD) bidimensionales (2D), que pueden ser un futuro sustituto del silicio en los procesos de transistores avanzados.

Además, Intel Foundry siguió avanzando en la investigación con la primera tecnología de nitruro de galio (GaN) de 300 milímetros (mm) del sector, una tecnología emergente para la electrónica de potencia y radiofrecuencia (RF) que puede ofrecer un mayor rendimiento y soportar voltajes y temperaturas más elevados que el silicio. Se trata de los primeros MOSHEMT (transistores semiconductores de óxido metálico de alta movilidad electrónica) de GaN en modo de mejora a escala de alto rendimiento del sector, fabricados en un sustrato de 300 mm de GaN sobre TRSOI (silicio sobre aislante «rico en trampas»). Los sustratos de ingeniería avanzada como el GaN sobre TRSOI pueden mejorar el rendimiento en aplicaciones como la RF y la electrónica de potencia al reducir la pérdida de señal y mejorar la linealidad de la señal, lo que permite esquemas de integración avanzados que pueden realizarse mediante el procesamiento del sustrato en la parte posterior.

En la conferencia, Intel Foundry también expuso su visión del futuro del empaquetado avanzado y el escalado de transistores para satisfacer la demanda de aplicaciones como la IA. Se identificaron tres ejes clave de innovación para ayudar a impulsar la próxima década hacia una IA más eficiente desde el punto de vista energético.

Integración avanzada de la memoria para eliminar los cuellos de botella de capacidad, ancho de banda y latencia.

Unión híbrida para optimizar el ancho de banda de interconexión.

Ampliación modular del sistema con las correspondientes soluciones de conectividad.

Intel Foundry también compartió un llamamiento a la acción para desarrollar innovaciones críticas y revolucionarias con el fin de seguir escalando transistores para la era del billón de transistores. Intel Foundry describió cómo el desarrollo de un transistor capaz de funcionar con voltaje ultrabajo (menos de 300 milivoltios) ayudará a resolver los crecientes cuellos de botella térmicos y dará lugar a mejoras espectaculares en el consumo de energía y la disipación térmica.

Para obtener más información sobre los documentos técnicos de Intel Foundry presentados en la IEDM de este año, visite el sitio web de la IEDM.

Fuente: Intel