top of page
20220530_Trinity_En_Aplus (1)(1).jpg
  • Foto del escritorMasterbitz

JEDEC actualiza la especificación DDR5 para aumentar la seguridad frente a los ataques Rowhammer, nueva velocidad de referencia DDR5-8800

La Asociación de Tecnología de Estado Sólido JEDEC, líder mundial en el desarrollo de estándares para la industria microelectrónica, ha anunciado hoy la publicación del estándar JESD79-5C DDR5 SDRAM. Esta importante actualización del estándar JEDEC DDR5 SDRAM incluye características diseñadas para mejorar la fiabilidad y la seguridad y mejorar el rendimiento en una amplia gama de aplicaciones, desde servidores de alto rendimiento hasta tecnologías emergentes como la IA y el aprendizaje automático. JESD79-5C ya está disponible para su descarga en el sitio web de JEDEC.



JESD79-5C introduce una solución innovadora para mejorar la integridad de los datos de la memoria DRAM denominada Per-Row Activation Counting (PRAC). PRAC cuenta con precisión las activaciones de la DRAM por línea de palabra. Cuando la DRAM habilitada para PRAC detecta un número excesivo de activaciones, alerta al sistema para que detenga el tráfico y designe un tiempo para medidas paliativas. Estas acciones interrelacionadas apuntalan la capacidad de PRAC de proporcionar un enfoque fundamentalmente preciso y predecible para abordar los retos de integridad de los datos mediante una estrecha coordinación entre la DRAM y el sistema.


Entre las funciones adicionales que ofrece JESD79-5C DDR5 se incluyen:

Ampliación de la definición de los parámetros de temporización de 6800 Mbps a 8800 Mbps.

Inclusión de temporizaciones del núcleo de la DRAM y temporizaciones Tx/Rx AC ampliadas hasta 8800 Mbps, en comparación con la versión anterior que sólo admitía hasta 6400 parámetros de temporización y piezas parciales hasta 7200 temporizaciones del núcleo de la DRAM

Introducción de la sincronización de reloj de salida autorrefrescante para la optimización de la formación de E/S

Incorporación de temporizaciones DDP (Dual-Die Package)

Eliminación de la función PASR (Partial Array Self Refresh) por motivos de seguridad.


"Estoy encantado de destacar los esfuerzos de colaboración del Comité JC-42 de JEDEC para la Memoria de Estado Sólido para hacer avanzar la norma DDR5", declaró Mian Quddus, Presidente de la Junta Directiva de JEDEC. Y añadió: "Las innovadoras nuevas características de JESD79-5C están pensadas para satisfacer las demandas de seguridad, fiabilidad y rendimiento en constante evolución del sector en una amplia gama de aplicaciones."


"El Comité JC-42 se complace en presentar PRAC, una solución integral para ayudar a garantizar la integridad de los datos de la DRAM, como componente integral de la actualización DDR5. Se está trabajando para incorporar esta función a otras familias de productos DRAM dentro del JEDEC", señaló Christopher Cox, Presidente del Comité JC-42.

2 visualizaciones0 comentarios

Comments


Aplus_MARS_2107_Eng(1).png
bottom of page