JEDEC publica una nueva norma LPDDR6 para mejorar el rendimiento de la memoria
- Masterbitz
- hace 12 minutos
- 6 Min. de lectura
JEDEC Solid State Technology Association, líder mundial en desarrollo de estándares para la industria de la microelectrónica, anunció hoy la publicación de JESD209-6, el último estándar de baja energía Double Data Rate 6 (LPDDR6). JESD209-6 está diseñado para aumentar significativamente la velocidad y eficiencia de la memoria para una variedad de usos, incluyendo dispositivos móviles e IA. El nuevo estándar JESD209-6 LPDDR6 representa un avance significativo en la tecnología de memoria, ofreciendo un mejor rendimiento, eficiencia de energía y seguridad.

Alto rendimiento
Para permitir aplicaciones de IA y otras cargas de trabajo de alto rendimiento, LPDDR6 emplea una arquitectura de subcanal dual que permite un funcionamiento flexible manteniendo al mismo tiempo una pequeña granularidad de acceso de 32 bytes. Además, las características de la tecla LPDDR6 ofrecen:
2 subcanals por die, 12 líneas de señal de datos (DQ) por subcanal para optimizar las capacidades de rendimiento de los canales
Cada subcanal incluye 4 señales de comando/dirección (CA), optimizada para reducir el conteo de bolas y mejorar la velocidad de acceso a los datos
Modo de eficiencia estática diseñado para apoyar configuraciones de memoria de alta capacidad y maximizar la utilización de los recursos bancarios
Acceso flexible de datos, control de longitud de ráfaga sobre la marcha para soportar el acceso 32B y 64B
La escritura dinámica NT-ODT (disposición no objetivo en el morir) permite a la memoria ajustar ODT en función de las demandas de carga de trabajo, mejorando la integridad de la señal
Eficiencia de energía
Para ayudar a satisfacer las demandas cada vez mayores de eficiencia energética, LPDDR6 opera con una oferta VDD2 de menor tensión y bajo consumo de energía capaz de tener en cuenta en LPDDR5, y ordena dos suministros para VDD2. Otras características de ahorro de energía incluyen:
Las entradas de comandos de reloj alternativo se utilizan para mejorar el rendimiento y la eficiencia
El escalado de frecuencia de tensión dinámico para baja potencia (DVFSL) reduce el suministro de VDD2 durante el funcionamiento de baja frecuencia para reducir el consumo de energía
El modo de eficiencia dinámica utiliza una única interfaz subcanal para maletas de bajo poder de fuerza y bajo ancho de banda
Soporte para la actualización parcial y de la auto-efectiva activa para reducir el uso de energía de refresco
Seguridad y fiabilidad
Las mejoras de seguridad y fiabilidad con respecto a la versión anterior de la norma incluyen:
Conteo de Activación de la Fila (PRAC) para apoyar la integridad de los datos DRAM
Carve-out El modo Meta se define para mejorar la confiabilidad general del sistema mediante la asignación de regiones de memoria específicas para tareas críticas
Soporte para el esquema de protección de enlaces programables y código de corrección de errores por muerte (ECC)
Capaz de la paridad de apoyo de Comando/Dirección (CA), lavado de errores y autoprueba de memoria incorporada (MBIST) para la detección de errores mejorada y la fiabilidad del sistema
Comments