La CPU Xeon "Diamond Rapids" de Intel contará con hasta 192 núcleos P y un TDP de 500 W

La plataforma "Oak Stream" de próxima generación de Intel se está preparando para dar cabida a la próxima generación de CPU Xeon "Diamond Rapids", y estamos recibiendo más detalles interesantes sobre las configuraciones de gama alta que ofrecerá Intel. Según el grupo de trabajo HEPiX TechWatch, la Diamond Rapids Intel Xeon 7 contará con hasta 192 núcleos P en la SKU de gama alta, repartidos en cuatro mosaicos de 48 núcleos. Intel ha dedicado dos separadores principales de SKU, en los que algunos modelos utilizan memoria DDR5 de ocho canales, y las SKU superiores llegarán con memoria DDR5 de 16 canales. El uso de MRDIMM Gen 2 para la memoria permitirá a Intel elevar las tasas de transferencia a 12.800 MT/s por DIMM, lo que proporcionará un enorme ancho de banda a través de 16 canales y mantendrá los núcleos "Panther Cove" ocupados con suficientes datos. Intel ha previsto que el SoC alcance hasta 500 W en un solo zócalo.

Como primer producto de nodo 18A fabricado en serie, Diamond Rapids será el primero en soportar APX de Intel, que también incorpora numerosas mejoras en la eficiencia de AMX. Intel también tiene previsto incorporar soporte nativo para más formatos de números en coma flotante, como TF32 de NVIDIA, y FP8 de menor precisión. Dado que la mayor parte de la inferencia mundial es lo suficientemente buena como para ejecutarse en una CPU, Intel pretende acelerar las operaciones de inferencia básicas para modelos más pequeños, permitiendo a los usuarios avanzados ejecutar cargas de trabajo avanzadas sólo en las CPU. Con una configuración LGA 9324 de 1S, 2S y 4S, Diamond Rapids ofrecerá 768 núcleos en un único bastidor de servidor, con un consumo de energía de sólo 2000 W. Se proporcionarán aceleradores externos compatibles a través del conector PCIe Gen 6. Su llegada está prevista para 2026, y es probable que Intel haga coincidir su lanzamiento con el de sus próximos aceleradores de IA «Jaguar Shores», formando una pareja perfecta para un sistema de IA completo.

Fuentes: Grupo de trabajo HEPiX TechWatch, vía @x86deadandback en X