Las CPU AMD EPYC Venice-X integran 1152 MB de caché a lo largo de 96 núcleos «Zen 6», con frecuencias turbo que alcanzan los 5,3 GHz; llegarán en 2027 y se perfilan como la «mejor CPU con 3D V-Cache

Las CPUs EPYC 9006X o Venice-X de AMD se lanzarán en la segunda mitad de 2027, fusionando V-Cache en 3D con un núcleo Zen 6 de alta frecuencia.

Hasta 96 núcleos "Zen 6" y 1152 MB de 3D V-Cache Boosted L3, eso es lo que las CPUs AMD EPYC Venice-X están trayendo a la mesa

Según AMD, las CPU EPYC 9006X "Venice-X" estarán dirigidas al segmento de Computado Técnico y HPC. Su diseño rico en caché los convertirá en una de las mejores opciones para las cargas de trabajo que son sensibles a la memoria.

Microsoft ya derramó los granos en los chips AMD Venice-X, que se desplegarán dentro de sus instancias Azure HXv2 el próximo año. Los chips contarán con hasta 96 núcleos y 192 hilos basados en el núcleo clásico de Zen 6, con plataformas 2P que ofrecen hasta 192 núcleos "Zen 6", 384 hilos, más de 5 GHz de velocidad de reloj (5.30 GHz máximo) y un 50% más de caché direccionable por núcleo a medida que las pilas de 3D V-Cache se encuentran debajo de los núcleos Zen 6 para ofrecer mayores capacidades de computación técnica y HPC.

Estos chips llevarán un impresionante caché de 1152 MB de L3. Dado que hay ocho CCD impulsados por V-Cache, cada chip albergará 96 MB de 3D V-Cache apilado sobre el Zen 6 CCD, que incluirá 48 MB de caché L3. Eso es 384 MB de los CCD y 768 MB de la 3D V-Cache muere.

Aunque AMD no está cambiando la metodología de diseño de sus matrices 3D V-Cache, que aún aprovechan la unión híbrida 3D para lograr una mayor eficiencia energética de interconexión de 3x y más de 15x la densidad de interconexión en comparación con Micro Bump 3D, lo llaman la "Mejor V-Cache 3D hasta ahora".

Las CPU Venice-X admitirán tanto DDR5-8000 como los MRDIMM más rápidos de la industria con velocidades de hasta 12.800 MT/s en 16 canales en la plataforma SP7. La plataforma también llevará hasta 96 carriles PCIe Gen6 y ofrecerá hasta 1638 GB/s de ancho de banda de memoria por socket.

Sin compartir ningún número específico, AMD ha confirmado que 3D V-Cache ayuda a aumentar las cargas de trabajo de EDA en los principales socios como Siemens y Synopsys. Desde el desarrollo de 3D V-Cache en CPUs EPYC, la compañía ha visto implementaciones masivas de V-Cache 3D y chips de alto reloj para EDA.

La razón es que 3D V-Cache proporciona grandes beneficios en las simulaciones de EDA, con IPC por núcleo mejorado, como se ve en el siguiente gráfico de tiempo:

Se espera que las CPU EPYC Venice-X de AMD se desplieguen en 2H 2027 junto con la línea "EPYC 9006 LP".

Los procesadores EPYC Venice-X de AMD están listos para dar a la computación técnica y a HPC un gran impulso cuando lleguen en la segunda mitad de 2027. Al emparejar los núcleos Zen 6 de alta frecuencia con una caché en V 3D dramáticamente ampliada y la plataforma SP7 de alto ancho de banda, los chips deberían ofrecer fuertes ganancias para cargas de trabajo sensibles a la memoria, como las simulaciones EDA, al tiempo que brinda a los proveedores de la nube como Microsoft un camino claro hacia instancias más densas y de mayor rendimiento de Azure.

Fuente: Wccftech