top of page
20220530_Trinity_En_Aplus (1)(1).jpg
  • Foto del escritorMasterbitz

Los CCD "Zen 5c" de AMD se fabrican en un nodo de 3 nm más avanzado que el "Zen 5"

Según un informe de la publicación china UDN, AMD está construyendo sus próximos CPU Core Dies (CCD) "Zen 5" y "Zen 5c" en dos nodos de fundición diferentes. El CCD Zen 5, que alimentará los próximos procesadores de sobremesa Ryzen "Granite Ridge", los procesadores móviles "Fire Range" y los procesadores de servidor EPYC "Turin", se construirá en el nodo de fundición EUV de 4 nm, un nodo ligeramente más avanzado que el actual EUV de 5 nm en el que la compañía está construyendo los CCD "Zen 4". Por su parte, el CCD "Zen 5c", o el chiplet con núcleos "Zen 5c" en una configuración de alta densidad, se fabricará en un nodo de fundición EUV de 3 nm aún más avanzado, según el informe. Ambos CCD se empezarán a fabricar en serie en el segundo trimestre de 2024, y se espera que se lancen al mercado en la segunda mitad del año.



El chip "Zen 5c" tiene 32 núcleos repartidos en dos CCX de 16 núcleos cada uno. Cada CCX tiene 16 núcleos que comparten una caché L3 de 32 MB. AMD podría estar recurriendo al nodo de fundición de 3 nm para atiborrar estos 32 núcleos, cada uno con 1 MB de caché L2 y un total de 64 MB de caché L3. Otra razón podrían ser los voltajes. Si nos guiamos por el "Zen 4c", el núcleo "Zen 5c" es una variante muy compactada del "Zen 5", que funciona en una banda de voltaje inferior a la de su hermano mayor, sin ningún cambio en el IPC o los conjuntos de instrucciones. La decisión de pasar a 3 nm podría ser un movimiento destinado a aumentar las velocidades de reloj a esos voltajes más bajos, en un intento de mejorar generacionalmente el rendimiento utilizando las velocidades de reloj, además del IPC y el número de núcleos. El procesador EPYC con chiplets "Zen 5c" contará con no más de seis de estos grandes CCD, para un recuento máximo de núcleos de 192. El CCD "Zen 5" normal tiene sólo 8 núcleos en un único CCX, con 32 MB de caché L3 compartidos entre los núcleos; y provisión de TSV para caché vertical 3D, para aumentar la caché L3 en variantes especiales.


Fuentes: UDN, Wccftech

5 visualizaciones0 comentarios

コメント


Aplus_MARS_2107_Eng(1).png
bottom of page