Los núcleos de CPU de los SoC AMD Strix Point «Zen 5» y «Zen 5c» tienen rutas de datos FPU de 256 bits

AMD, en su sesión de preguntas y respuestas con la prensa, confirmó que los núcleos «Zen 5» y «Zen 5c» en el silicio «Strix Point» sólo cuentan con rutas de datos FPU de 256 bits de ancho, a diferencia de los núcleos «Zen 5» en los procesadores de sobremesa Ryzen 9000 «Granite Ridge». «El Zen 5c utilizado en Strix tiene una ruta de datos de 256 bits, al igual que el Zen 5 utilizado en Strix», explica Mike Clark, miembro corporativo de AMD y jefe de arquitectura de los núcleos de CPU “Zen”. «Por lo tanto, no hay diferencias en el rendimiento vectorial entre los complejos Zen 5 y Zen 5c», añade.

No parece que AMD haya desactivado una función disponible físicamente, sino que la empresa ha desarrollado una variante de los núcleos «Zen 5» y «Zen 5c» que carece físicamente de las rutas de datos de 512 bits. «Y se obtiene la ventaja de poder escalar un poco más», continúa Clark. Esto sugiere que los núcleos «Zen 5» y «Zen 5c» de «Strix Point» son físicamente más pequeños que los del CCD de 8 núcleos «Eldora» de 4 nm que se presenta en «Granite Ridge» y en algunos de los modelos clave de los próximos procesadores de servidor EPYC «Turin» de 5ª generación.

Uno de los atractivos estrella de la microarquitectura «Zen 5» es su unidad de coma flotante, que soporta AVX512 con una ruta de datos completa de 512 bits. En comparación, la anterior generación «Zen 4» gestionaba AVX512 con una FPU de 256 bits de doble bombeo. Dependiendo de la carga de trabajo exacta y de otros factores, la nueva FPU de 512 bits es entre un 20 y un 40% más rápida que la de «Zen 4» en las cargas de trabajo de coma flotante de 512 bits, por lo que se espera que «Zen 5» mejore significativamente el rendimiento de la inferencia de IA, además de arrasar en las pruebas de rendimiento que utilizan AVX512.

No estamos seguros de cómo la falta de una ruta de datos FP de 512 bits afecta al rendimiento de las instrucciones relevantes para la aceleración de IA, ya que «Strix Point» se está diseñando principalmente para PCs de IA preparados para Microsoft Copilot+. Es posible que AVX512 y AVX-VNNI se estén ejecutando en una ruta de datos de 256 bits con doble bombeo, de forma similar a como se hace en «Zen 4». Podría haber algunas ventajas de rendimiento/vatios al hacerlo de esta manera, lo que podría ser relevante para las plataformas móviles.

Fuente: Techpowerup