Marvell diseña una SRAM densa de 2 nm y consumo ultrabajo que supera los estándares del sector

Marvell recientemente mostró sus avances personalizados de IP de silicio en el Marvell Analyst Day 2025. La compañía ha desarrollado SRAM IP que supera los estándares de la industria en términos de eficiencia y densidad de energía. Inicialmente Lanzamiento en junio, su SRAM IP de 2 nm revela ahora cifras de rendimiento que resaltan su superioridad sobre las soluciones estándar. En una comparación de instancias de 256K, Marvell informa una reducción del 80% en el consumo total de energía, un área 37% más pequeña y tiempos de ciclo que son un 22% más rápidos. Además, el diseño de memoria de Marvell es más rectangular, lo que facilita la integración en SoC densos.

Otras comparaciones con las principales alternativas muestran que la SRAM personalizada de Marvell utiliza un 50% menos de área con el mismo ancho de banda, reduce la potencia de espera en un 66% y ofrece 17 veces más ancho de banda por mm2 cuando se normaliza por área. Estas mejoras se atribuyen a la rediseñación de las estructuras de reloj y puerto que mejoran el ancho de banda de la SRAM en el dado. Marvell argumenta que este enfoque arquitectónico resulta en una densidad de ancho de banda significativamente mayor y un menor consumo de energía en comparación con la IP SRAM densa estándar. En una era en la que el escalado lógico continúa superando a la memoria en los nodos semiconductores modernos, tener una IP personalizada que aumenta agresivamente la densidad de SRAM y reduce el uso de energía es una ventaja masiva.

   

Por ejemplo, las células de bits SRAM de los nodos N3 de TSMC son Casi idéntico a los de los nodos N5, con información que indica solo una diferencia del 5% en la densidad real de la SRAM, a pesar de que la lógica regular logra la escala del transistor de 1,56x de N5 a N3. Dado que la SRAM ocupa una parte significativa del presupuesto de transistores y área de un procesador, los crecientes costos de fabricación de N3B son difíciles de justificar dada la mínima mejora del área. Durante un tiempo, el escalado de SRAM no siguió el ritmo de la escala lógica. Sin embargo, los dos han divergido por completo. Para N2 y nodos más pequeños, asumimos una situación similar.

Fuente: ServeTheHome