NextSilicon comercializará el núcleo RISC-V de Arbel en un procesador empresarial de 64 núcleos para IA y HPC

NextSilicon, líder en soluciones informáticas de próxima generación para inteligencia artificial y computación de alto rendimiento (HPC), anunció hoy planes para producir su núcleo Arbel RISC-V en un procesador de 64 núcleos y 128 núcleos de nivel empresarial adecuado para ofrecer un rendimiento ultravelocístico para herramientas de agente, que se espera que estén disponibles a principios de 2028. Después de una vista previa de octubre, la compañía ahora comparte detalles técnicos ampliados y una hoja de ruta moldeada por los primeros comentarios de los clientes y socios. Este anuncio coincide con la presentación de NextSilicon en la Cumbre RISC-V.

NextSilicon diseñó Arbel desde cero para las demandas de rendimiento de la infraestructura de IA y HPC. El paso del chip de prueba a la hoja de ruta de producción sigue las evaluaciones de silicio de los clientes y socios, incluidos los clientes potenciales del programa HPC, los arquitectos de infraestructura de inteligencia artificial y los operadores de centros de datos. Su entrada ha validado los atributos clave de rendimiento de Arbel y está dando forma a los requisitos y decisiones de arquitectura para el procesador de producción de 64 núcleos.

Introducir Arbel: Probado Por El Silicio, Validado Por El Cliente

Arbel existe porque NextSilicon necesitaba un núcleo que pudiera mantenerse al día con el resto del sistema. La compañía lo diseñó originalmente como el procesador de control dentro de su plataforma de acelerador Maverick-2, donde maneja la lógica en serie y el movimiento de datos que el motor de flujo de datos no puede paralelizar. Ese despliegue de producción se convirtió en el campo de prueba: el núcleo tenía que funcionar en condiciones reales de carga de trabajo, no solo pasar una suite de referencia.

NextSilicon fabricó un chip de prueba Arbel independiente en el proceso de 5 nm de TSMC para validar la arquitectura fuera del contexto del acelerador como un sistema de evaluación completo. Los resultados confirmaron lo que el despliegue de Maverick-2 ya había demostrado. Una tubería de 10 emisiones de instrucciones de ancho y un búfer de reorden de entrada de 480 entregan hasta 16 instrucciones escalares por ciclo al jubilarse. Cuatro unidades vectoriales de 128 bits manejan cargas de trabajo de datos paralelos, incluida la inferencia de IA. Las velocidades de reloj alcanzan los 2,5 GHz. La interconexión china coherente estándar y el soporte completo del sistema operativo Linux hacen del núcleo un candidato práctico para la evaluación del servidor y del sistema HPC.

Las evaluaciones de los clientes y socios del chip de prueba de silicio validaron esas características de rendimiento y dieron forma a los requisitos para el procesador de producción. Esa retroalimentación impulsó la decisión de producir Arbel como un chip de servidor independiente de 64 núcleos, detallado en la siguiente sección.

Llevar a Arbel de Chip de Prueba a Producción

El procesador de producción escala la arquitectura Arbel a núcleos de rendimiento 64/128, se dirige a una frecuencia de funcionamiento de 3,4 GHz y se mueve a un nodo de proceso más avanzado para cumplir con los requisitos de eficiencia de potencia y densidad del centro de datos de producción y las implementaciones de HPC. La arquitectura central conserva las características definitorias del chip de prueba, incluido el predictor de ramificación TAGE diseñado para la precisión de predicción competitiva frente a las implementaciones de servidor x86 y Arm líderes.

El chip apunta a dos funciones complementarias de despliegue. Como procesador de servidor empresarial independiente, ofrece a las organizaciones una alternativa de alto rendimiento de RISC-V diseñada para reducir las restricciones de licencias de ISA y la dependencia a largo plazo de las hojas de ruta de proveedores de terceros. Como procesador host para la plataforma de aceleración Maverick de NextSilicon, maneja la orquestación del sistema y el movimiento de datos para implementaciones heterogéneas de IA y HPC. Ambos roles están respaldados por el cumplimiento completo de RVA23 y el soporte de distribución estándar de Linux.

"La IA genética cambia el juego. El futuro no es solo más aceleradores, sino CPUs más inteligentes y potentes con menos núcleos más fuertes. La respuesta de nuestros primeros clientes y socios ha sido clara: la arquitectura funciona y quieren verla a escala de producción", dijo Elad Raz, CEO y cofundador de NextSilicon. "Construimos Arbel porque la IA de Agtic cambia lo que una CPU necesita hacer. A medida que los agentes de IA llaman a más herramientas, activan más código, orquestan más servicios y se mueven a través de flujos de trabajo más complejos, la CPU ya no puede ser una idea de último momento. Necesita funcionar rápido, responder rápidamente y mantener todo el sistema en movimiento".

Con Arbel, NextSilicon partió de los requisitos de carga de trabajo, no de las limitaciones de una arquitectura heredada. El resultado es una CPU diseñada para la próxima generación de sistemas de IA y HPC, construida sobre una ISA abierta que brinda a los clientes el control.

"RISC-V es la arquitectura más convincente para el futuro de la inteligencia artificial, el centro de datos y las cargas de trabajo de HPC", dijo Andrea Gallo, CEO de RISC-V International. "Estamos entusiasmados de ver la innovación y el éxito del acelerador Maverick-2 y el chip de prueba Arbel, y esperamos futuros desarrollos, incluido el cumplimiento de RVA23".

Oportunidad Del Centro De Datos RISC-V

RISC-V ha cruzado el umbral de una arquitectura académica a una plataforma empresarial viable. A medida que los estándares de los ecosistemas han madurado, los proveedores de software tienen cada vez más objetivos estables y consistentes contra los que construir y certificar, de manera similar a la base que impulsó la adopción amplia de x86 y Arm en los centros de datos. Las principales distribuciones de Linux, las cadenas de herramientas del compilador y el software de sistemas ahora son compatibles con RISC-V de forma nativa, con el soporte del ecosistema de Canonical, Red Hat y NVIDIA. Se proyecta que el centro de datos y el segmento de HPC del mercado de RISC-V se expandan a una tasa de crecimiento anual compuesta del 33.1% de 2025 a 2034 a más de $ 200B.

La brecha que queda está en la parte superior de la envolvente de rendimiento. Las cargas de trabajo de HPC e IA son híbridas. Requieren un paralelismo masivo para segmentos intensivos en computación, combinados con la lógica de control en serie que determina el techo de rendimiento de todo el sistema. Las plataformas de codificación de IA agéntica representan un ejemplo de rápido crecimiento de esta falta de coincidencia arquitectónica. A diferencia de las cargas de trabajo de capacitación que se escalan a través de miles de núcleos de GPU, las tareas de codificación agnética ejecutan bucles de razonamiento autónomos que son fundamentalmente en serie: analizar el contexto del código, evaluar alternativas, generar y validar la salida.

Estos flujos de trabajo exigen un sólido rendimiento de un solo hilo desde un núcleo compacto junto con la aceleración integrada para la inferencia, no los núcleos de servidor de propósito general amplios diseñados para la programación de múltiples inquilinos en la nube. A medida que las cargas de trabajo agénticas se escalan desde las herramientas de desarrollo hasta la infraestructura empresarial, la brecha entre para qué se diseñaron las CPU en la nube y para qué se necesitan realmente estas cargas de trabajo se ampliará. Esa ruta en serie requiere una CPU diseñada para una velocidad de ejecución máxima de un solo hilo, no una sobrecarga del sistema de gestión de núcleo de propósito general. No se construyó ningún procesador RISC-V existente con ese requisito específico como la restricción de diseño principal. Arbel lo era.

Disponibilidad y compromiso con el cliente

El procesador de producción de Arbel se espera en el primer trimestre de 2028. NextSilicon está involucrando a clientes calificados ahora para discusiones de acceso temprano y la colaboración continua de la hoja de ruta. Las organizaciones que evalúan la infraestructura RISC-V para aplicaciones de HPC o IA pueden ponerse en contacto con NextSilicon para discutir los requisitos y opciones de carga de trabajo.

NextSilicon presentará una descripción técnica detallada de la hoja de ruta de arquitectura y producción de Arbel en la Cumbre RISC-V el 10 de junio de 2026.

Fuente: NextSilicon