NVIDIA traslada CUDA a RISC-V y apuesta fuerte por ISA de código abierto

Durante la Cumbre RISC-V en China, Frans Sijstermans de NVIDIA, vicepresidente de ingeniería de hardware, anunció oficialmente que NVIDIA ha portado su enorme biblioteca de software CUDA a RISC-V ISA, señalando que la compañía ve la adopción de RISC-V acelerando en todos los aspectos de la pila de hardware, y que podría ser una combinación perfecta para las GPUs NVIDIA. Históricamente, NVIDIA portó su plataforma CUDA a cada conjunto de instrucciones principales, incluyendo x86, Arm, PowerPC e incluso SPARC de Sun. Esto se hace para asegurarse de que si alguna plataforma despega en la empresa o en cualquier segmento, NVIDIA está allí desde el principio para apoyarla y permitir que sus GPUs funcionen a toda velocidad. Ahora, el 4 billones de dólares de la compañía está haciendo una apuesta de que RISC-V será la próxima ISA deseable para traer todo el apoyo.

NVIDIA imagina sistemas donde sus GPUs son el centro de cualquier aceleración, y las CPU suplementarias de RISCV supervisan los controladores de CUDA, la lógica de la aplicación y el sistema operativo, orquestando cargas de trabajo paralelas completamente dentro del ecosistema CUDA. El diagrama mostrado en la cumbre destaca una DPU que maneja las tareas de red, creando un trío cohesivo de elementos de computación, control y movimiento de datos. Si recuerda, NVIDIA ya utiliza CPU NV-RISC-V dentro de sus GPUs para manejar la lógica de control en la propia GPU. Esto demuestra la estrategia de NVIDIA para construir plataformas heterogéneas que combinan controladores RISC-V con sus GPUs, DPU y silicio de redes. Ahora que CUDA es totalmente compatible con RISC-V, NVIDIA podría buscar alternativas para su CPU de Grace que se construirá en la ISA RISC-V. A medida que la ISA de código abierto irrumpe lentamente en el espacio del servidor con la especificación RVA23, que NVIDIA ordena para el soporte de CUDA, pudimos ver algunos diseños heterogéneos interesantes.

 

La directora general de la Fundación RISC-V, Andrea Gallo, en una entrevista con TechPowerUp, confirmada "Hay un equipo que está trabajando en un servidor SOC y una plataforma de servidor. Esto incluye cosas como tener las mismas interfaces para temporeros, reloj, IOMMU, RAS y los mecanismos de notificación de errores relacionados. Todos estamos de acuerdo en que debemos utilizar las mismas interfaces para periféricos específicos, que forman parte, por ejemplo, de una plataforma de servidor". Esto pone la confianza de que hay empresas que preparan un debut importante de CPUs RISC-V para servidor, y HPC también. No podemos esperar a ver lo que traerá el mercado ahora, dado que la compañía más valiosa del mundo está ahora respaldando el mayor movimiento de la industria ISA de código abierto del mundo.

Fuentes: RISC-V en X, vía Tom's Hardware