top of page
IG.png

Samsung planea una V-NAND de 400 capas para 2026 y avances tecnológicos en DRAM para 2027

  • Foto del escritor: Masterbitz
    Masterbitz
  • 29 oct 2024
  • 2 Min. de lectura

Samsung está produciendo en masa sus chips de memoria flash V-NAND de 9ª generación con 286 capas, presentados este mes de abril. Según el Korean Economic Daily, el objetivo de la empresa son chips de memoria V-NAND con al menos 400 capas apiladas para 2026. En 2013, Samsung fue la primera empresa en introducir chips V-NAND con celdas de memoria apiladas verticalmente para maximizar la capacidad. Sin embargo, el apilamiento más allá de 300 niveles resultó ser un verdadero reto, ya que los chips de memoria se dañaban con frecuencia. Para solucionar este problema, Samsung está desarrollando una V-NAND de 10ª generación mejorada que utilizará la tecnología Bonding Vertical (BV) NAND. La idea es fabricar los circuitos de almacenamiento y periféricos en capas separadas antes de unirlas verticalmente. Se trata de un cambio importante respecto a la actual tecnología Co-Packaged (CoP). Samsung afirma que el nuevo método aumentará la densidad de bits por unidad de superficie en 1,6 veces (60%), lo que se traducirá en una mayor velocidad de transmisión de datos.


La hoja de ruta de Samsung es realmente ambiciosa, con planes para lanzar la 11ª generación de NAND en 2027 con una mejora estimada del 50% en las tasas de E/S, seguida de chips NAND de 1.000 capas para 2030. Su competidor, SK hynix, también está trabajando en una NAND de 400 capas con el objetivo de tener la tecnología lista para la producción en masa a finales de 2025, como ya mencionamos en agosto. Samsung, actual líder del mercado de HBM con una cuota de mercado del 36,9%, también tiene planes para su sector de DRAM, con la intención de introducir la DRAM de 10 nm de sexta generación, o DRAM 1c, en la primera mitad de 2025. En 2026, Samsung lanzará la séptima generación de DRAM de 1d nm (también de 10 nm) y, en 2027, la compañía espera lanzar su primera generación de DRAM de menos de 10 nm, o DRAM 0a, que utilizará una estructura tridimensional de transistores de canal vertical (VCT) similar a la que utiliza la memoria flash NAND.


Comments


Aplus_MARS_2107_Eng(1).png
gaming2

Siguenos

  • Facebook
  • Twitter
  • YouTube
  • Instagram
gaming

© 2016 Derechos Reservados a MasterbitzReviewHN

bottom of page