Sarcina Technology lanza una plataforma AI Chiplet que permite sistemas de hasta 100x100 mm en un único encapsulado

Sarcina Technology, especialista mundial en el empaquetado de semiconductores, se complace en anunciar el lanzamiento de su innovadora plataforma de IA para permitir soluciones avanzadas de empaquetado de IA que pueden adaptarse para satisfacer las necesidades específicas de los clientes. Aprovechando la tecnología de ensamblaje FOCoS-CL (Fan-Out Chip-on-Substrate-Chip Last) de ASE, esta plataforma incluye un intercalador que admite chiplets que utilizan UCIe-A para interconexiones die-to-die, lo que permite ofrecer soluciones rentables, personalizables y de vanguardia.

Sarcina Technology tiene la misión de ampliar los límites del desarrollo de sistemas informáticos de IA proporcionando una plataforma única que permite soluciones de empaquetado de semiconductores eficientes, escalables, configurables y rentables para aplicaciones de IA. A medida que las cargas de trabajo de la IA siguen evolucionando, se necesitan soluciones de empaquetado cada vez más sofisticadas, capaces de soportar mayores demandas computacionales. La novedosa tecnología de encapsulado intercalado de Sarcina integra las principales soluciones de memoria con interconexiones de alta eficiencia. Ya se trate de priorizar el coste, el rendimiento o la eficiencia energética, la nueva plataforma de IA de Sarcina puede hacerlo.

Según el Dr. Larry Zu, CEO de Sarcina Technology:

«Hace seis años, tras crear el prototipo de un paquete de intercaladores TSV de silicio 2,5D que integraba un ASIC y dos HBM, predijimos que esta tecnología permitiría soluciones informáticas de gran complejidad. Hoy, esta visión se está haciendo realidad, impulsada por interconexiones RDL die-to-die como UCIe».

Zu prosigue: «Con la tecnología de ensamblaje FOCoS, estamos entrando en una nueva era de computación de IA. Nuestra plataforma de IA ofrece una mayor eficiencia y personalización, con el coste más bajo del sector para chips de IA generativa. Esto garantiza que nuestros clientes sigan siendo competitivos en el panorama de la IA, en rápida evolución.»

El equipo de Sarcina ha desarrollado con éxito un intercalador con hasta 64 bits de interfaz de datos por módulo, logrando velocidades de datos de hasta 32 GT/s. Esto proporciona el mayor rendimiento UCIe-A en términos de ancho de banda y velocidad de datos, tal y como especifica la norma UCIe 2.0. Para mejorar aún más el rendimiento de la transferencia de datos, es posible disponer varios módulos en paralelo a lo largo del borde de la matriz de silicio. También se puede elegir entre chips de memoria empaquetados LPDDR5X/6 y HBM.

Sarcina cuenta con una amplia experiencia en el diseño de paquetes de semiconductores de alta potencia y alto rendimiento. Esto permite a las startups de semiconductores centrarse en el desarrollo de algoritmos eficientes para la IA generativa y el entrenamiento de la IA de vanguardia sin necesidad de contar con un costoso equipo de diseño y fabricación posterior al silicio. Las startups pueden simplemente desarrollar su silicio y pasarlo a Sarcina para el empaquetado post-silicio, agilizando el proceso y reduciendo costes a la vez que mantienen un alto rendimiento. La solución de intercalación troquel a troquel de Sarcina permite a los clientes de IA utilizar chiplets para formar grandes áreas de silicio, dando soporte a la computación de alto rendimiento con rendimientos de oblea satisfactorios. Este diseño de encapsulado de gran tamaño permite integrar más memoria, lo que resulta crucial para las aplicaciones de IA generativa que requieren un procesamiento de datos rápido y paralelo.

Características principales de la nueva plataforma Sarcina AI:

Diseño de chip rentable: Una alternativa rentable a las costosas soluciones SoC.

Rápida interconexión entre chips con el estándar UCIe-A: Interfaz de datos de hasta 64 bits por módulo y velocidad de transmisión de 32 GT/s por carril. Admite configuraciones multimódulo, redundancia de interconexión y configuraciones de banda lateral, tal como especifican las normas UCIe 2.0.

Tecnología de embalaje avanzada FOCoS-CL: Sustituye de forma rentable a la costosa tecnología de intercalación de silicio TSV (Through-Silicon Via) de 2,5D, así como a otras soluciones caras como los troqueles puente de silicio con interconexiones RDL en abanico.

Opciones LPDDR5X/6 y HBM: Proporcionan un ancho de banda de memoria y una eficiencia superiores para soportar una gran variedad de cargas de trabajo de IA. La memoria LPDDR6 también incorpora una tecnología de apilamiento 3D similar a la HBM, que alcanza velocidades de datos de aproximadamente 10 GT/s.

Tamaño de encapsulado escalable: Admite tamaños de encapsulado de hasta 100 mm x 100 mm, lo que permite la escalabilidad para diversas aplicaciones de IA.

Especificaciones de potencia: <500 W para refrigeración por aire forzado y hasta 1000 W con refrigeración líquida, lo que ofrece opciones de despliegue flexibles.

Integración de memoria: Admite hasta 20 chips de memoria LPDDR5X/6 o hasta 8 chips HBM3E, lo que facilita el procesamiento de datos a alta velocidad para cargas de trabajo de IA.

El lanzamiento de la plataforma de IA de Sarcina está destinado a transformar las capacidades de computación de IA en sectores como los sistemas autónomos, los centros de datos y la computación científica.

Fuente: Sarcina Technology