Se filtra el motor de ejecución de AMD Zen 5, con una FPU real de 512 bits

La microarquitectura de CPU "Zen 5" de AMD introducirá un aumento significativo del rendimiento para las cargas de trabajo AVX-512. Algunas fuentes han informado de aumentos de rendimiento de hasta el 40% con respecto a "Zen 4" en pruebas comparativas que utilizan AVX-512. Un informe de Moore's Law is Dead en el que se detalla el motor de ejecución de "Zen 5" contiene la respuesta a cómo lo ha conseguido la compañía: utilizando una FPU de 512 bits reales. Actualmente, AMD utiliza una FPU de 256 bits de doble bombeo para ejecutar cargas de trabajo AVX-512 en "Zen 4". La FPU actualizada debería mejorar significativamente el rendimiento del núcleo en las cargas de trabajo que aprovechan las instrucciones AVX o VNNI de 512 bits, como la IA.

Dotar a "Zen 5" de una FPU de 512 bits significaba que AMD también tenía que aumentar los componentes auxiliares, es decir, todos los componentes que alimentan la FPU con datos e instrucciones. Por ello, la compañía ha aumentado la capacidad del DTLB L1. Las colas de carga-almacenamiento se han ampliado para satisfacer las necesidades de la nueva FPU. Se ha duplicado el ancho de banda de la caché de datos L1 y se ha aumentado su tamaño en un 50%. La L1D tiene ahora un tamaño de 48 KB, frente a los 32 KB de "Zen 4". La latencia MADD de la FPU se ha reducido en 1 ciclo. Además de la FPU, AMD también ha aumentado el número de conductos de ejecución de enteros a 10, frente a los 8 de "Zen 4". La caché L2 exclusiva por núcleo sigue teniendo un tamaño de 1 MB.

Fuente: La Ley de Moore ha muerto (YouTube)