STMicroelectronics impulsará la tecnología de fabricación de chips de última generación con una nueva línea piloto PLP en Francia

STMicroelectronics, líder mundial de semiconductores que sirve a clientes en todo el espectro de aplicaciones de electrónica, anunció hoy nuevos detalles sobre el desarrollo de las próximas generaciones de tecnología de paquetes a nivel de paneles (PLP) a través de una línea piloto en su sitio Tours, Francia, que se espera que esté operativo en el segundo trimestre de 2026.

PLP es una tecnología avanzada de empaquetado y de procesos de prueba de chip automatizado que aporta una mayor eficiencia de fabricación y reducción de costos, y un facilitador clave para crear la próxima generación de dispositivos electrónicos más pequeños, potentes y rentables. El portaaviones de gran área en PLP (grandes formas rectangulares en lugar de obleas circulares) permite un mayor rendimiento de fabricación, lo que lo convierte en una solución más eficiente para la producción de alto volumen. Basándose en su línea PLP de primera generación en funcionamiento en Malasia y su red global de I&D de tecnología, ST planea desarrollar las próximas generaciones de su tecnología PLP para mantener su liderazgo tecnológico y extender el uso de PLP a través de muchos otros productos ST para aplicaciones automotrices, industriales y de consumo.

 

"El desarrollo de nuestras capacidades PLP en nuestro sitio Tours tiene como objetivo avanzar este enfoque innovador para el empaquetado de chip y la tecnología de fabricación de pruebas, aumentando la eficiencia y la flexibilidad para que pueda extenderse a través de una amplia cartera de aplicaciones, incluyendo RF, analógico, potencia y microcontroladores. Un equipo multidisciplinario de expertos en automatización de fabricación, ingeniería de procesos, ciencia y análisis de datos, así como tecnología y investigación y desarrollo de productos, colaborará en este programa, que es una parte clave de una iniciativa estratégica más amplia enfocada en la integración heterogénea, un nuevo enfoque escalable y eficiente para la integración de chip", dijo Fabio Gualandris, presidente de Calidad, Manufactriz y Tecnología de STMicroelectronics. "Con nuestra fabulidad en Malta, ST ya ha demostrado su capacidad para entregar envases y pruebas de chip de alto rendimiento en Europa. Al remodelar nuestra huella de fabricación global, esta nueva iniciativa en Tours ampliará nuestro proceso, diseño y fabricación de capacidades de innovación apoyando el desarrollo de chips de próxima generación en Europa".

El desarrollo de la nueva línea piloto de PLP en Tours se apoya en una inversión de capital de más de $60 millones, ya asignada como parte del programa para toda la compañía para remodelar la huella de fabricación de la compañía. Se esperan sinergias adicionales con el ecosistema local de investigación y desarrollo, incluido el centro de investigación y desarrollo de CERTEM. Como se anunció anteriormente, este programa se centra en la infraestructura de fabricación avanzada y trae misiones redefinidas para algunos sitios en Francia e Italia para apoyar su éxito a largo plazo.

Nota técnica en PLP

Durante décadas, la industria ha dependido de la tecnología de embalaje a nivel de obúfer (WLP) y flip-chip para conectar chips de silicio a circuitos externos. Sin embargo, a medida que los dispositivos se vuelven más pequeños y complejos, estos métodos han comenzado a alcanzar sus límites en términos de escalabilidad y rentabilidad. Para los envases avanzados, existen o están en fase de desarrollo diferentes; PLP es uno de ellos.

Panel Level Packaging es un método donde múltiples ICs se empaquetan en un solo panel de sustrato rectangular más grande, en lugar de en obleas circulares individuales. Esto permite procesar más CI simultáneamente, reduciendo costos y mejorando el rendimiento. ST no sólo ha adoptado el PLP-DCI, sino que también ha estado a la vanguardia de su desarrollo desde 2020. Los equipos de investigación y desarrollo de la compañía han trabajado para prototipo y escalar la tecnología, culminando en un proceso PLP-DCI de última generación actualmente en producción a volúmenes muy altos de más de 5 millones de unidades por día en una línea altamente automatizada utilizando paneles muy grandes, 700x700mm.

La tecnología PLP de ST se centra en Direct Copper Interconnect (DCI). Las interconexiones directas de cobre sustituyen las conexiones tradicionales de chips por su soporte de encapsulación. DCI es el proceso por el cual estos IC están conectados eléctricamente al sustrato de panel utilizando cobre, que es conocido por su excelente conductividad eléctrica. DCI ofrece un rendimiento superior en comparación con los métodos tradicionales que utilizan baches de soldadura, que pueden ser menos confiables. Esta tecnología con conexión directa sin alambre es compatible con el desarrollo de nuevos productos reduciendo las pérdidas de energía (como resistencia e inducción), mejorando la disipación del calor y permitiendo la miniaturización. Esto conduce a una mejor densidad de potencia general.

PLP-DCI también permite la integración de múltiples chips dentro de paquetes avanzados, conocidos como System in Package (SiP).

Fuente: STMicroelectrónica