Synopsys y TSMC allanan el camino para el diseño de chips multidie y de inteligencia artificial con un billón de transistores

Synopsys, Inc. ha anunciado hoy su continua y estrecha colaboración con TSMC para ofrecer soluciones avanzadas de EDA e IP en el proceso más avanzado de TSMC y las tecnologías 3DFabric para acelerar la innovación para la IA y los diseños multi-die. Las incesantes demandas computacionales de las aplicaciones de IA exigen que las tecnologías de semiconductores mantengan el ritmo. Desde una suite EDA impulsada por IA líder en la industria, impulsada por Synopsys.ai para mejorar la productividad y los resultados de silicio hasta soluciones completas que facilitan la migración a arquitecturas multi-die 2,5/3D, Synopsys y TSMC han trabajado estrechamente durante décadas para allanar el camino hacia el futuro de los diseños de chips de IA de mil millones a billones de transistores.

«TSMC se complace en colaborar con Synopsys para desarrollar soluciones pioneras de EDA e IP adaptadas a las rigurosas demandas de computación de los diseños de IA en el proceso avanzado de TSMC y las tecnologías 3DFabric», afirma Dan Kochpatcharin, director de la División de Gestión de Ecosistemas y Alianzas de TSMC. «Los resultados de nuestra última colaboración a través de la suite EDA impulsada por IA de Synopsys y la IP probada en silicio han ayudado a nuestros clientes mutuos a mejorar significativamente su productividad y ofrecer resultados notables de rendimiento, potencia y área para diseños avanzados de chips de IA».

«Durante décadas, Synopsys ha colaborado estrechamente con TSMC, proporcionando soluciones EDA e IP de misión crítica que abarcan todas las generaciones de los nodos más avanzados de TSMC», dijo Sanjay Bali, vicepresidente senior de gestión de productos EDA en Synopsys. «Esta asociación ha sido fundamental para ayudar a nuestros clientes mutuos a acelerar su innovación en la era de la IA y avanzar en el futuro de los diseños de semiconductores. Juntos, estamos empujando los límites de lo que es posible, permitiendo avances revolucionarios en rendimiento, eficiencia energética y productividad de ingeniería.»

Los flujos de diseño EDA impulsados por IA de Synopsys impulsan el PPA y la productividad de ingeniería

Los líderes de la industria han adoptado los flujos EDA impulsados por IA de Synopsys, impulsados por Synopsys.ai para sus diseños de chips avanzados en N2.

«Las soluciones certificadas Custom Compiler y PrimeSim de Synopsys proporcionan las ganancias de rendimiento y productividad que permiten a nuestros diseñadores satisfacer las demandas de silicio del diseño analógico de alto rendimiento en el proceso TSMC N2», dijo Ching San Wu, vicepresidente corporativo de MediaTek. «Ampliar nuestra colaboración con Synopsys hace posible que aprovechemos todo el potencial de su flujo impulsado por IA para acelerar nuestros esfuerzos de migración y optimización de diseño, mejorando el proceso necesario para entregar nuestros SoC líderes en la industria a múltiples verticales.»

Además, Synopsys está colaborando con TSMC en las nuevas funciones de enrutamiento trasero compatibles con el proceso A16 de TSMC en el flujo de diseño digital de Synopsys para abordar la distribución de potencia y el enrutamiento de señales para la eficiencia del rendimiento del diseño y la optimización de la densidad. Los equipos de diseño disponen de kits de diseño de procesos interoperables (iPDK) y conjuntos de ejecuciones de verificación física de Synopsys IC Validator para hacer frente a la creciente complejidad de las reglas de verificación física y realizar una transición eficaz de los diseños a la tecnología TSMC N2.

Para acelerar aún más el diseño de chips, Synopsys y TSMC han habilitado las herramientas EDA de Synopsys en la nube a través de la certificación en la nube de TSMC, proporcionando a los clientes mutuos herramientas EDA preparadas para la nube que ofrecen una calidad precisa de los resultados y se integran a la perfección con la avanzada tecnología de proceso de TSMC. Las herramientas de Synopsys certificadas para la nube incluyen síntesis, colocación y enrutamiento, análisis estático de temporización y potencia, análisis estático de temporización a nivel de transistor, implementación personalizada, simulación de circuitos, análisis EMIR y comprobación de reglas de diseño.

Avance en la innovación multi-microprocesador con soluciones EDA integrales

Synopsys, Ansys y TSMC han colaborado para afrontar el complejo reto de la multifísica en los diseños de múltiples chips con un completo flujo de análisis de sistemas que aprovecha sus principales soluciones. El flujo más reciente, basado en la plataforma unificada de exploración a validación 3DIC Compiler de Synopsys, que integra 3DSO.ai, combinada con la plataforma de validación de integridad de potencia RedHawk-SC de Ansys para circuitos integrados digitales y 3D, mejora el análisis térmico y de temporización con infrarrojos. Synopsys 3DIC Compiler es una plataforma certificada por TSMC compatible con 3Dblox, el 3DFabric de TSMC, que incluye las tecnologías de empaquetado TSMC-SoIC (System on Integrated Chips) y CoWoS.

«Nuestra colaboración con Synopsys y TSMC ejemplifica nuestro compromiso colectivo para impulsar la innovación y permitir el futuro de la IA y el diseño de chips multi-die», dijo John Lee, vicepresidente y director general del negocio de semiconductores, electrónica y óptica de Ansys. «Juntos, estamos abordando los desafíos multifísicos inherentes a las arquitecturas multi-die, ayudando a nuestros clientes mutuos a lograr una precisión de firma de oro para los efectos a nivel de chip, paquete y sistema dentro del entorno de diseño de Synopsys en las últimas tecnologías de TSMC.»

Reducción del riesgo con IP probadas en silicio

Las completas soluciones de pruebas multi-die de Synopsys, disponibles con Synopsys UCIe y HBM3 IP, garantizan la salud de los paquetes multi-die durante las pruebas de fabricación y en campo. En colaboración con TSMC, Synopsys ha grabado un chip de prueba que utiliza la tecnología de intercalación CoWoS de TSMC con soporte completo para las funciones de prueba, monitorización, depuración y reparación. El diagnóstico, la trazabilidad y la supervisión de la integridad de la señal en modo misión permiten optimizar el diseño, la rampa de producción, la producción y el campo para fines como el mantenimiento predictivo. La IP de monitorización, prueba y reparación (MTR) para UCIe PHY proporciona capacidad de prueba en los niveles de matriz, interfaz matriz a matriz y paquete multitroquel.

Synopsys ha logrado múltiples éxitos en silicio para las soluciones IP UCIe y HBM3 en las tecnologías de proceso N3E y N5, acelerando la integración de IP y minimizando el riesgo. Los últimos desarrollos de la IP UCIe de Synopsys, que operan hasta 40G, permiten obtener el máximo ancho de banda y eficiencia energética sin necesidad de área adicional, mientras que las soluciones IP HBM4 y 3DIO aceleran la integración heterogénea de stacked-dies 3D en los procesos avanzados de TSMC.

Fuente: Synopsys