TSMC esboza una hoja de ruta para el empaquetado a escala de oblea y paquetes de IA más grandes

En el Simposio de Tecnología de este año, TSMC desveló una atractiva hoja de ruta plurianual para sus tecnologías de empaquetado. La estrategia de TSMC se divide en dos categorías principales: Advanced Packaging y System-on-Wafer. Ya en 2016, CoWoS-S debutó con cuatro pilas HBM emparejadas con matrices de cálculo N16 en un intercalador de retícula limitada de 1,5×, lo que supuso una hazaña impresionante en su momento. En 2025, CoWoS-S ya admite ocho chips HBM junto con módulos de cálculo N5 y N4 dentro de un presupuesto de retícula de 3,3×. Su sucesor, CoWoS-R, aumenta el ancho de banda de interconexión y ofrece compatibilidad con nodos N3 sin cambiar la restricción de retícula. De cara a 2027, TSMC lanzará CoWoS-L. En primer lugar, los chiplets de nodo N3 de gran tamaño, seguidos de mosaicos de nodo N2, múltiples troqueles de E/S y hasta una docena de pilas HBM3E o HBM4, todo ello alojado dentro de un techo de retícula de 5,5×. Parece mentira que ocho pilas de HBM fueran tan ambiciosas; ahora son sólo el punto de partida de los aceleradores de IA de nueva generación inspirados en el Instinct MI450X de AMD y el Vera Rubin de NVIDIA.

• 

• 

• 

• 

Integrated Fan-Out, o InFO, añade otra dimensión con montajes 3D flexibles. El puente InFO original ya alimenta las tarjetas Instinct de AMD. Más adelante, este mismo año, llegarán InFO-POP (package-on-package) e InFO-2,5D, que prometen un apilamiento de chips aún más denso y desbloquean un nuevo potencial de escalado en un solo paquete, alejándose de los envases 2D y 2,5D a los que estábamos acostumbrados para adentrarse en la tercera dimensión. A escala de las obleas, la gama System-on-Wafer de TSMC (SoW-P y SoW-X) ha pasado de ser motores especializados en IA a convertirse en una hoja de ruta integral que refleja el progreso de los nodos lógicos. Este año se lanzarán las primeras pilas SoIC de N3 a N4, con cada placa de hasta 830 mm² y sin límites estrictos en cuanto al tamaño del chip superior. Esta trayectoria apunta a paquetes masivos y ultradensos, que es exactamente lo que demandarán los centros de datos de HPC e IA en los próximos años.

Fuente: HardwareLuxx