TSMC planea poner un billón de transistores en un solo paquete para 2030

Durante la reciente conferencia IEDM, TSMC adelantó su hoja de ruta de procesos para ofrecer paquetes de chips de próxima generación con más de un billón de transistores en 2030. Esta previsión coincide con la de Intel a largo plazo. Este enorme número de transistores se conseguirá mediante el empaquetado avanzado en 3D de múltiples conjuntos de chips. Pero TSMC también aspira a aumentar la complejidad de los chips monolíticos y, en última instancia, lograr diseños de 200.000 millones de transistores en una sola pastilla. Para ello es necesario mejorar constantemente los nodos N2, N2P, N1.4 y N1 previstos por TSMC, que llegarán de aquí a finales de la década. Aunque las arquitecturas multichipset están ganando adeptos, TSMC afirma que tanto la densidad de empaquetado como la densidad bruta de transistores deben aumentar a la par. Un ejemplo de la magnitud de los objetivos de TSMC es la GPU GH100 de NVIDIA, con 80.000 millones de transistores, uno de los chips más grandes de la actualidad, sin contar los diseños a escala de oblea de Cerebras.

Sin embargo, la hoja de ruta de TSMC prevé más del doble, primero con diseños monolíticos de más de 100.000 millones de transistores y, más adelante, de 200.000 millones. Por supuesto, el rendimiento se vuelve más difícil a medida que aumenta el tamaño de las pastillas, por lo que el empaquetado avanzado de chips más pequeños resulta crucial. Las ofertas de módulos multichip como el MI300X de AMD y el Ponte Vecchio de Intel ya integran docenas de chips, y el PVC tiene 47 chips. TSMC prevé esta expansión a paquetes de chips que alberguen más de un billón de transistores a través de sus tecnologías CoWoS, InFO, apilamiento 3D y muchas otras. Aunque la cadencia de escalado se ha ralentizado recientemente, TSMC sigue confiando en lograr avances tanto en el empaquetado como en el proceso para satisfacer las futuras demandas de densidad. La inversión continua de la fundición garantiza el progreso en el desbloqueo de las capacidades de los semiconductores de próxima generación. Pero la física dicta en última instancia los plazos, por agresiva que sea la hoja de ruta.

Fuente: Tom's Hardware