TSMC reconoce que la tecnología de empaquetado EMIB de Intel es un competidor formidable y comienza a desarrollar una solución «cuasi-EMIB», mientras la capacidad de CoWoS sigue saturada hasta 2026.

Con la capacidad avanzada de TSMC CoWoS atrozmente restringida, y el EMIB más ágil de Intel que atrae un volumen creciente de pedidos, el fabricante de chips con sede en Taiwán se ha dado cuenta de que necesita cambiar de rumbo para mantener su ventaja competitiva. Y, ha optado por hacerlo al intentar clonar algunos elementos del nuevo enfoque de Intel para el empaquetado avanzado, según los informes de The Information.

Aparentemente, el nuevo proyecto de empaque se conoce internamente en TSMC como un "cuasi-EMIB", tomando prestado en gran medida del enfoque novedoso de Intel

Para el beneficio de aquellos que podrían no ser conscientes, la solución de empaquetado Chip-on-Wafer-on-Substrate (CoWoS-S) de TSMC utiliza interponedores de silicio grandes y costosos para conectar procesadores con memoria de alto ancho de banda (HBM). Esta es esencialmente una capa de interposición de silicio de superficie completa, repleta de una rejilla uniforme de microchocas a través de toda la superficie inferior de la matriz, donde sirven como medio de interconexión.

TSMC renovó este enfoque con CoWoS-L, que elimina por completo la lámina masiva y continua de interpuestor de silicio, reemplazándola con un sustrato de capa de redistribución (RDL) flexible y de menor costo. Además, debajo de este sustrato, pequeños puentes de silicio localizados, llamados Interconexiones de silicio local (LSI), están incrustados solo en los límites precisos donde los chips necesitan intercambiar datos densos. Este enfoque combina la transmisión de datos de alta velocidad de silicio con el área de superficie masiva y rentable de los sustratos RDL orgánicos.

Aun así, el puente de interconexión multidies integrado (EMIB) de Intel es, en algunos aspectos, mucho más eficiente que el CoWoS-L de TSMC, que conecta múltiples chips de silicio (chiplets) dentro de un solo paquete de procesador utilizando pequeños "puentes" de silicio incrustados directamente dentro del sustrato orgánico, con microchocos de alta densidad colocados solo en los bordes donde las chiplets se encuentran con el puente.

Básicamente, en lugar de enrutar señales a través de una capa de silicio masiva y costosa o un RDL que abarca todo el chip, EMIB actúa como una micro-autopista localizada colocada solo donde dos chips necesitan hablar entre sí.

Para tener una idea de la eficiencia inherente del enfoque de Intel, considere el hecho de que el EMIB no utiliza ninguna capa intermedia. Los chips se asientan directamente sobre el sustrato orgánico y se unen sobre los puentes enterrados a través de un solo proceso de unión.

Por el contrario, el CoWoS-L de TSMC se basa en un interpuestor de capa de redistribución (RDL) completamente separado, con puentes de interconexión de silicio local (LSI) incrustados dentro de este portador intermedio. Este sándwich RDL-plus-bridge se fabrica en una oblea de silicio circular tradicional y luego se une a un sustrato orgánico debajo de él. Requiere dos pasos de montaje y fijación distintos.

Además, la próxima generación de EMIB-T de Intel cuenta con Vias de silicio a través (TSV) perforadas directamente a través de los puentes de silicio integrados. Estos canales de enrutamiento verticales permiten que las señales de potencia y alta velocidad fluyan directamente desde la parte inferior del paquete de chips, a través del puente, y directamente a los procesadores o la memoria que se sienta en la parte superior, lo que permite el apilamiento 3D.

No es una sorpresa, por lo tanto, que TSMC ahora esté viendo el EMIB de Intel como una fuente de inspiración. Según The Information, TSMC ahora está desarrollando una solución de embalaje "similar a EMIB" con Kinsus Interconnect Technology Corp. Si bien los detalles son escasos en este momento, nos arriesgaríamos a suponer que TSMC está buscando desechar la capa de redistribución por completo, adoptando puentes de silicio similares a EMIB en su lugar.

Con la capacidad CoWoS-L de TSMC agotada hasta 2026 y hasta 2027, y los plazos de entrega que se extienden a 78 semanas en algunos casos, el gigante de la fabricación de chips claramente necesita un enfoque alternativo para evitar que Intel gane terreno.

Fuente: Wccftech