ñolIntel presenta la ISA virtual "PISA" para una mayor portabilidad del software de GPU

Intel actualizó hoy su Compute Runtime con soporte para el formato Portable Instruction Set Architecture (PISA), una nueva ISA virtual y modelo de programación para GPU Intel. A diferencia de las CPU, donde el software comúnmente se dirige a las ISA establecidas como Arm o x86, las GPU tienen sus propios conjuntos de instrucciones nativas y arquitecturas específicas de hardware. A medida que las generaciones de GPU introducen nuevas capacidades de hardware, características de ejecución e instrucciones nativas, los compiladores que se dirigen a la máquina ISA tienen que tener en cuenta las diferencias entre las arquitecturas. Una ISA virtual estandarizada cambia esto mediante la introducción de una capa de abstracción entre la salida del compilador y el código de máquina nativo de la GPU. Esencialmente, PISA proporciona un objetivo de compilador común que permite que el código generalizado se escriba una vez y luego se finalice para múltiples arquitecturas de GPU Intel compatibles.

• 

• 

Con PISA, Intel tiene como objetivo proporcionar una ISA estable y portátil para compiladores que se dirigen a las GPU Intel. Esto significa que una carga de trabajo compilada a PISA puede ejecutarse potencialmente en múltiples arquitecturas de GPU Intel compatibles sin requerir la generación de código específica de la arquitectura para cada generación. La representación PISA se puede finalizar en instrucciones de máquina nativas para la GPU de destino, lo que permite que la misma carga de trabajo aproveche las capacidades del hardware más nuevo donde se admita, sin requerir cambios en el código PISA original. Esto no significa que cada carga de trabajo PISA se ejecute automáticamente en cada GPU Intel, sin embargo, ya que la compatibilidad depende de la arquitectura de destino y de las características e instrucciones utilizadas por el programa. PISA tampoco es la primera GPU ISA virtual de Intel, ya que la vISA existente de la compañía ha servido durante mucho tiempo como una representación intermedia para su pila de compiladores de GPU, mientras que PISA introduce un nuevo modelo de programación y ISA portátil.

Por ejemplo, NVIDIA hace algo similar con su ISA virtual de ejecución de hilo paralelo (PTX), que sirve como una representación intermedia entre el código CUDA de alto nivel y el código de máquina nativo de la GPU. PTX proporciona un objetivo de compilador independiente del hardware al tiempo que expone conceptos de GPU de bajo nivel a los desarrolladores. Si la implementación de Intel sigue un modelo similar, PISA permitirá la programación cercana al metal, lo que esencialmente permite que el código funcione muy cerca del hardware real mientras aún se escribe en una capa más alta de abstracción. Intel en sí enumera el rendimiento cercano al metal, junto con el soporte para bibliotecas manuscritas y el ensamblaje en línea, entre los objetivos de PISA.

Actualmente, PISA está en la versión 0.1, con documentación de respaldo sobre el modelo de ejecución y memoria basado en OpenCL 3.0, y cómo la ISA define tipos de datos como números enteros y números de punto flotante, así como direcciones, acceso a registros y muchas otras partes estándar de la documentación de ISA. Esto también indica que los futuros esfuerzos de GPU de Intel continuarán, ya que la compañía ha invertido recursos significativos en la creación de esto.

Fuentes: Intel en GitHub, PISA, vía Phoronix