AMD Zen 6 EPYC «Venice» presenta un rediseño radical del paquete

La CEO de AMD, la Dra. Lisa Su, en el evento internacional CES de la compañía 2026, realizó el procesador empresarial EPYC "Venecia" de próxima generación que impulsa los racks de IA "Helios" 2026 de la compañía impulsados por GPU AMD MI455X AI. Cada nodo en el rack cuenta con cuatro GPU MI455X y un procesador EPYC "Venecia" con una configuración de 256 núcleos/512 hilos. El paquete presenta un diseño significativamente diferente de chiplets en comparación con los chips EPYC actuales. Ve dos matrices de E/S de servidor centralizado y delgadas construidas en el nodo de 4 nm, que están flanqueadas a cada lado por no más de ocho CCD, cada una construida en el nodo de fundición de 2 nm, y empaquetando 32 núcleos "Zen 6".

En este punto no sabemos si estos son núcleos "Zen 6" de tamaño completo que pueden soportar altas velocidades de reloj, o núcleos "Zen 6c" compactados que cuentan con ISA e IPC idénticos, pero a velocidades de reloj máximas más bajas. Cada paquete "Venecia" cuenta con una interfaz de memoria DDR5 de 16 canales (32 subcanales), lo que explica por qué AMD probablemente necesitaba desglosar el sIOD en dos chips que se unen en la cadera utilizando tejido de conmutación de alta velocidad. También se espera que AMD aumente significativamente los recuentos de carriles PCIe y CXL de "Venecia" sobre la generación actual para admitir esas cuatro GPU de IA, DPU y NIC de 800G.