El ex-CEO de Intel, Pat Gelsinger, califica a la memoria HBM de «horrible», señalando su pésima densidad de bits y sus problemas térmicos y de ancho de banda en la interfaz...

El ex CEO de Intel ha vuelto a atacar a HBM como una arquitectura de memoria defectuosa, aunque "la mejor que tenemos". Mientras tanto, en lo que es una consecuencia directa del cambio de producción en curso hacia HBM a expensas de la DRAM de materias primas, Nanya acaba de reiterar que la escasez de DRAM persistirá hasta principios de 2028.

Después de llamar a HBM una solución "pésima" en julio, el ex CEO de Intel, Pat Gelsinger, acaba de duplicar sus críticas

El ex jefe de Intel, Honcho, acaba de emitir una crítica de la solución High-Bandwidth Memory (HBM) en una amplia entrevista con a16Z, señalando:

"HBM es un recuerdo horrible. Es la mejor que tenemos. ... Es un recuerdo terrible. Sabes, tengo una terrible densidad de bits. Estoy limitado al ancho de banda de la costa, la potencia, la derecha, los problemas, los problemas térmicos. A la DRAM no le gusta estar caliente. Concentrar todo en un solo lugar. ... es terrible [para] una IA [que] es una carga de trabajo de computación de memoria".

Para el beneficio de aquellos que podrían no ser conscientes, la PHY (interfaz de capa física) - un traductor físico entre la lógica central de la GPU/ASIC y la pila HBM - es el principal impulsor del problema de ancho de banda de la costa, que es básicamente un cuello de botella físico y arquitectónico causado por el perímetro finito - o la "línea de la costa" - de un dado de cómputo.

HBM es una arquitectura "amplia y lenta" que requiere un enorme número de conexiones paralelas. Por ejemplo, HBM3/3E tiene una anchura de bus de 1.024 bits, mientras que la HBM4 aumenta su anchura de bus hasta 2.048 bits. No es una sorpresa, por lo tanto, que una sola interfaz HBM tenga un gran número de conexiones / pines físicos (micro-bultos), y la PHY contiene los controladores, receptores y lógica de enrutamiento para cada uno de estos pines.

En consecuencia, el PHY ocupa un bloque rectangular masivo e inflexible de silicio justo en el borde (la costa) de la matriz de cálculo. Y, es este perímetro el que actúa como un límite duro en el número de pilas de HBM que se pueden colocar al lado de un chip. Además, solo dos bordes de una matriz de cálculo se pueden asignar típicamente para HBM, con los dos bordes restantes normalmente reservados para la E/S del sistema, lo que agrava aún más el problema de ancho de banda de la costa.

Como si esta restricción no fuera suficiente, el PHY crea un punto de acceso térmico que puede degradar sustancialmente la eficiencia de HBM. Por ejemplo, según un análisis térmico de KAIST, mientras que el núcleo de la GPU domina la generación de calor a una menor utilización de la memoria, una vez que el consumo de energía de HBM excede aproximadamente 30 vatios, el calor autogenerado del HBM PHY se convierte en la fuente principal de tensión térmica de memoria.

Finalmente, dado el hecho de que los troqueles de DRAM individuales en una pila de HBM tienen que conectarse a través de un gran número de vías de silicio pasantes (TSV) que luego reducen el número de celdas de memoria que se pueden colocar en un solo troquel, cada matriz de DRAM tiene una densidad de bits sustancialmente menor, incluso cuando toda la pila ofrece acumulativamente una densidad más alta en una base por milímetro cuadrado.

Tenga en cuenta que Pat Gelsinger se hizo eco de comentarios despectivos similares sobre HBM en julio, cuando señaló en la Cumbre RAISE que HBM era una memoria "pésima":

"Hemos oído hablar de HBM, memoria de alto ancho de banda. Y HBM es una memoria pésima. Y sé que mis amigos de la memoria están a punto de subir al escenario, y llamar feo a su bebé no es tal vez la mejor manera de hacer amigos e influir en la gente. Pero es una memoria pésima".

Mientras tanto, ya sabemos que un HBM consume alrededor de 3x las obleas que utiliza una DRAM de productos básicos de tamaño similar. Esto ha resultado en un déficit de suministro crónico de DRAM de materias primas, y Nanya acaba de agregar a este coro, señalando en su reciente llamada de ganancias que la IA estaba trayendo cambios estructurales a la esfera de la memoria más amplia, con la escasez de DRAM resultante que probablemente persistirá hasta principios de 2028.

Fuente: Wccftech