El giro de CXMT hacia la arquitectura de celdas de memoria 4F² podría permitirle pasar de la tecnología DRAM 1c a la 1d; sin embargo, persiste el escepticismo en torno al rendimiento de fabricación.

Los ambiciosos planes de CXMT para lanzar un producto de memoria basado en la nueva arquitectura de celda de memoria 4F2 han constituido uno de los desarrollos más explosivos en los últimos días, ya que han estimulado una corrección brutal en el índice KOSPI de Corea del Sur, ya que analistas e inversores se enfrentan al espectro de los hasta ahora desvalidos que logran superar a su competencia.

Y, sin embargo, muchos se preguntan si CXMT podría aumentar sus rendimientos en el nuevo proceso en una magnitud suficiente para permitir un lanzamiento comercial antes del final del año en curso.

CXMT puede reducir sustancialmente el área de la celda de memoria persiguiendo la arquitectura 4F2, pero un experto en semiconductores argumenta que hacerlo deja de color un espacio para "espesor dieléctrico del condensador, grosor de puerta, grosor dieléctrico de la puerta y espesor del cuerpo del transistor"

Como hemos señalado hace unos días, el presidente de CXMT, el Dr. Cao Kanyu, recientemente pronunció un discurso en la 4a Conferencia Integrada de Chips y Chiplet en Shanghai, discutiendo el progreso del reproductor de memoria en la arquitectura DRAM 4F2 de próxima generación, así como otras tecnologías innovadoras como la unión híbrida.

Críticamente, Dr. Kanyu declaró durante el discurso que CXMT introducirá un producto DDR5 RDIMM basado en la arquitectura de celda de memoria 4F2 antes de finales de 2026, que está alrededor de dos años por delante de la hoja de ruta de Samsung para la introducción de esta arquitectura.

Para el beneficio de aquellos que podrían no ser conscientes, el proceso 4F2 es una arquitectura de celda de memoria de próxima generación, donde los componentes de una sola celda de memoria (un transistor y un condensador) se apilan verticalmente en lugar de horizontalmente. Este cambio de diseño reduce la huella superficial de una sola celda de memoria a un cuadrado perfecto, que mide 4 veces el tamaño mínimo de la característica al cuadrado (4 × F2), y consiste exactamente en 2 líneas de bits y 2 líneas de palabra. Tenga en cuenta que las líneas de bits y las líneas de palabra son las estructuras de interconexión utilizadas para operar los transistores dentro de cada celda de memoria. Con solo cambiar la estructura a 4F2, los fabricantes de DRAM pueden reducir el área celular en un 30 por ciento a 40 por ciento, y aumentar la densidad celular de cada CI en un 30 - 50 por ciento.

Aun así, el ambicioso pivote de CXMT hacia la arquitectura de la célula de memoria 4F2 está invitando a una fuerte dosis de escepticismo, y el experto en semiconductores Fred Chen señaló recientemente que el movimiento arquitectónico "no deja suficiente espacio para el grosor dieléctrico del condensador, el grosor de la puerta, el grosor dieléctrico de la puerta, el grosor del cuerpo del transistor". Sin embargo, si CXMT logra resolver estos cuellos de botella, el experto señala que puede reducir con éxito su proceso de DRAM a 1d desde 1c.

Tenga en cuenta que algunos analistas continúan expresando el escepticismo regradeando la capacidad de CXMT para emprender una tarea tan desalentadora, especialmente cuando Samsung, Micron y SK hynix han estado tratando de comercializar la arquitectura 4F2 durante los últimos 10 años sin avanzar mucho en el rendimiento del proceso.

Pero luego, CXMT tiene alrededor de 300 patentes sobre la arquitectura de celdas de memoria 4F2 y unidades de demostración operativas desde al menos 2023. Podría simplemente salir adelante.

Fuente: Wccftech