Según se informa, CXMT tiene dificultades con la HBM3E y los rendimientos son solo del 25 %

Según los informes, el gigante chino de la memoria CXMT enfrenta dificultades con la producción de HBM3, según los medios de comunicación surcoreanos. A finales del mes pasado, se reveló que CXMT tenía Iniciar la producción de riesgos De la memoria HBM3E, que se queda dos generaciones detrás de Samsung, SK hynix y Micron, que ya están progresando con el muestreo de HBM4E. En ese momento, se sabía que la compañía estaba llevando a cabo la producción de riesgos de HBM3E en tiradas limitadas, pero los detalles eran escasos. Sin embargo, hoy en día nos enteramos de que tres de cada cuatro pilas de HBM3E son defectuosas, lo que indica que CXMT actualmente opera con un rendimiento del 25%. Apilar DRAM es una tarea compleja, ya que la tecnología requerida es mucho más intrincada que la fabricación plana de DRAM, un área donde según los informes, CXMT sobresale.

Según se informa, los bajos rendimientos se deben a la inmadurez de la tecnología de silicio a través de (TSV) que emplea CXMT. En la fabricación frontal, CXMT logra alrededor del 30% de rendimientos, mientras que el procesamiento de back-end rinde alrededor del 70% sobre el 30% original. Por ejemplo, Samsung utiliza alrededor de 5.000 TSV por capa en HBM2, y el hínix SK utiliza más de 8.000 TSV por capa en su HBM3. Sin embargo, los datos sugieren que CXMT está intentando lograr HBM3E con solo 3.000 TSV por capa y está tratando de empaquetar 8 capas en la configuración regular de HBM3E de 8 Hi. Teniendo en cuenta estos desafíos, es poco probable que la compañía haga la transición a un HBM de 12 Hi a mayor capacidad en el corto plazo, ya que aborda los desafíos de ingeniería.

A pesar de estos contratiempos, es demasiado pronto para declarar que los esfuerzos de CXMT son un fracaso. Por ejemplo, Samsung supuestamente tenía un rendimiento de alrededor del 60% para HBM4 en febrero de este año y ahora tiene aproximadamente el 80% solo seis meses después. Todavía hay espacio para que CXMT crezca y mejore. Para la DRAM plana regular, CXMT ya logra un rendimiento del 90%, que es solo un 2-3% más bajo que el rendimiento de Samsung en su nodo de clase 10 nm para la producción de DDR5. Esto sugiere que hay formas de ponerse al día, pero CXMT todavía necesita tiempo para refinar el proceso. El uso de TSV para apilar DRAM requiere una experiencia sustancial, y tomará unos meses antes de que pueda comenzar la producción en volumen.

Fuente: Chosun