TSMC planea el embalaje avanzado de CoPoS y SoIC para la fábrica de Arizona

TSMC planea expandir sus instalaciones de Arizona con envases avanzados mediante la construcción de dos edificios dedicados cerca de su complejo Fab 21. La primera, Advanced Packaging Facility 1 (AP1), está programada para abrirse camino en 2028 junto con la Fase 3 de Fab 21, que eventualmente producirá fichas en el nodo N2 (2 nm) y potencialmente el proceso A16. Una segunda estructura, AP2, seguirá en paralelo con expansiones posteriores (Phases 4 y 5), aunque las fechas exactas siguen sin confirmarse. Ambos sitios se centrarán en System-on-Integrated-Chips (SoIC) y en los emergentes Tecnología de Chip-on-Panel-on-Substrate (CoPoS). SoIC utiliza a través de viasilicon para apilar caché o memoria muere directamente debajo de los núcleos de la computación, una técnica ya probada en los procesadores Ryzen X3D de AMD. CoPoS, por el contrario, sustituye las obleas circulares tradicionales por paneles rectangulares de aproximadamente 310x310 mm.

Este cambio multiplica por más de cinco la zona de sustrato utilizable, permitiendo la integración más densa de las pilas de memoria de alto ancho de banda, chiplets de E/O y múltiples azulejos de cómputo mientras se reducen los costos por unidad. Detrás de los escenarios, TSMC iniciará una línea piloto de CoPoS ya en 2026, con el objetivo de completar la validación de los socios a finales de 2027. Esta carrera piloto está diseñada para abordar los desafíos de fabricación y asegurar los logros de diseño con los principales clientes, incluyendo NVIDIA, AMD y Apple, asegurando que los paquetes ensamblados de EE.UU. cumplan con los mismos estándares de rendimiento y fiabilidad que los de Taiwán. No se espera que la producción masiva en AP1 aumente hasta finales de 2029 o principios de 2030, alineándose con la práctica de dos años de TSMC: nuevas innovaciones de ganglios y empaquetados debutan en la isla de origen antes de ser trasplantados al extranjero.

 

Fuentes: MoneyDJ, vía ComputerBase