TSMC se prepara para pasar de CoWoS a CoPoS con paneles de 750 × 620 mm.

Según se informa, TSMC se está preparando para la transición de su estrategia avanzada de empaquetado de CoWoS a un enfoque panelizado llamado CoPoS, que significa Chip-on-Panel-on-Substratevor. La compañía planea líneas piloto tan pronto como 2026 y aspira a la producción en masa entre finales de 2028 y el primer semestre de 2029. El cambio consiste en cambiar alrededor de 300 mm interpositores de silicio por paneles cuadrados y rectangulares grandes, con formatos tempranos de alrededor de 310 mm y opciones posteriores que se extienden a 515 x 510 mm e incluso 750 x 620 mm. Ese formato cuadrado más grande está destinado a reducir el área de borde despilfarrado, permitir retices y máscaras más grandes para los aceleradores de IA, y hacer más fácil colocar más troqueles y HBM en un solo paquete.

Técnicamente, CoPoS combina las ideas de CoWoS con embalaje a nivel de panel de fan-out, la construcción de capas RDL en paneles de vidrio o zafiro en lugar de en silicio circular. TSMC está alineando el desarrollo y producción de CoPoS en su campus de Chiayi AP7, donde se espera que las fases 4 y 5 acojan el trabajo de paneles, y planea la capacidad relacionada en futuras instalaciones de Arizona. Ya se están haciendo pedidos de equipos y herramientas, y la lista de proveedores incluye nombres globales como KLA y Materiales Aplicados, así como muchos fabricantes taiwaneses, como Innolux. La ruta del panel promete una mayor utilización de la superficie, menor costo por acelerador empaquetado y menos problemas de revisión a medida que crecen los tamaños de los paquetes, mientras que el TSMC continúa apoyando su alineación existente de CoWoS durante la transición.

 

Fuentes: DigiTimes, vía ComputerBase