JEDEC eleva la velocidad de la memoria DDR5 MRDIMM a 12 800 MT/s, lo que supone un aumento del 45 % con respecto a la primera generación,

JEDEC continúa el desarrollo de la memoria DDR5 MRDIMM para centros de datos de próxima generación, ofreciendo ahora un mayor ancho de banda.

MRDIMM DDR5 Memory está diseñado para satisfacer el creciente ancho de banda y las demandas de capacidad de los centros de datos de IA y JEDEC acaba de desencadenar su diseño más rápido hasta el momento

Hace dos años, se anunció la primera memoria DDR5 MRDIMM, que ofrece hasta 256 GB de capacidad por módulo y 8800 MT/s de velocidad. Ahora, a medida que los requisitos de inteligencia artificial y centro de datos continúan creciendo, JEDEC está avanzando en su hoja de ruta de MRDIMM con módulos más rápidos que operan a velocidades de hasta 12.800 MT/s, marcando un aumento del 45% sobre el diseño inicial.

Comunicado de prensa: JEDEC anunció hoy hitos de sus comités JC-40 y JC-45 para módulos lógicos y de DRAM: la publicación de un nuevo estándar de memoria intermedia de datos de rango multiplexado (MDB) DDR5; el progreso hacia un estándar de controlador de reloj de registro de rango multiplexado (MRCD); y el trabajo continuo en la hoja de ruta DDMR5 multiplexed rank DIMM (MRDIMM) Gen2 para permitir diseños de DDR5 de ancho superior.

• Publicado: JESD82-552 (DDR5MDB02) Multiplexed Rank Data Buffer

• Se espera pronto: JESD82-542 (DDR5MRCD02) Controlador de reloj de registro de rango multiplexado

• En progreso: estándar del módulo MRDIMM Gen2 cerca de la finalización

• En desarrollo: Diseños de tarjetas en bruto Gen2 DDR5 MRDIMM dirigidos a 12.800 MT/s y desarrollo estándar del módulo MRDIMM Gen3, con la lógica de interfaz de memoria subyacente próxima a la finalización

Publicado: JEDEC ha publicado JESD82-552: DDR5MDB02 Multiplexed Rank Data Buffer, ahora disponible para su descarga en el sitio web de JEDEC. El estándar define la funcionalidad de memoria intermedia de datos de próxima generación para arquitecturas DIMM de rango multiplexado, que admiten una operación robusta a medida que el módulo se escala el ancho de banda.

Se espera que pronto: JESD82-542: DDR5 Multiplexed Rank Registering Clock Driver (DDR5MRCD02) se publique en un futuro próximo. Esta próxima norma está destinada a reforzar aún más la integridad de la señal y el control de temporización en los diseños de módulos MRDIMM DDR5, complementando JESD82-552.

En progreso: el Comité JC-45 está a punto de completar su estándar MRDIMM Gen2, avanzando en el diseño de módulos de memoria de alto rendimiento para cumplir con los crecientes requisitos de ancho de banda y eficiencia a nivel de sistema para plataformas informáticas de próxima generación.

En desarrollo: El comité también está desarrollando diseños de tarjetas sin procesar DDR5 MRDIMM Gen2 de segunda generación dirigidos a 12.800 MT/s, lo que subraya el compromiso de JEDEC de permitir velocidades de datos más altas y soluciones de memoria escalables para aplicaciones de uso intensivo de datos. JC-45 también está mirando hacia el desarrollo de la norma MRDIMM Gen3.

Fuente: Wccftech