Samsung está probando su Exynos de próxima generación con un proceso de 1,4 nm; las especificaciones iniciales incluyen 96 MB de caché, mayores velocidades de reloj y mucho más

El proceso GAA de 2nm tendrá un par de iteraciones más antes de que Samsung tenga confianza en su litografía de punta de 1.4nm, pero eso no significa que la compañía no pueda comenzar las primeras pruebas de su SoC Exynos de próxima generación en el proceso de fabricación más nuevo. Los primeros detalles de la especificación revelan que Samsung traerá un nuevo umbral para velocidades máximas de reloj, sin mencionar la caché de nivel de sistema (SLC) aumentada a la friolera de 96 MB.

Exynos de borde de sangrado probablemente se adhieren con el mismo clúster de CPU de 10 núcleos, con el proceso de 1.4nm de Samsung que aporta una ganancia de eficiencia del 25 por ciento

El Exynos 2700 aún no se ha lanzado, pero @SPYGO19726 ha compartido algunos detalles jugosos pertenecientes al primer SoC de 1.4nm del gigante coreano, a pesar de que ha habido rumores de Samsung luchando con esta tecnología, lo que la obliga a cambiar al proceso de 2nm, ya que se centra más en la estabilidad del rendimiento en lugar de competir con TSMC. Sin embargo, los detalles iniciales revelan que los nuevos Exynos probados en el proceso de 1.4nm tendrán un clúster de CPU de 10 núcleos dividido en una configuración ‘2 + 4 + 4’.

Los dos núcleos Prime operan a 4.50GHz, con los núcleos de rendimiento funcionando a 3.80GHz, seguidos de cuatro núcleos de eficiencia a 2.00GHz. Sin embargo, quizás el detalle más impresionante sobre el SoC Exynos no identificado es su integrado 96MB de System Level Cache, con @SPYGO19726 también mencionando un ancho de bus ultra ancho para minimizar la latencia entre los núcleos de la CPU y la GPU. SLC ayuda a reducir la latencia de la memoria y aumentar el ancho de banda mediante el almacenamiento de datos de uso frecuente en la caché.

Cuanto mayor sea esta cantidad, más rápido será el sistema en general, mientras que también funcionará de manera eficiente, ya que los componentes como la CPU, la GPU, la NPU, el ISP y otros no tendrán que estar activos todo el tiempo para enviar información a la gran caché. Desafortunadamente, el inconveniente es que el SLC ocupa una gran parte de la matriz de silicio, y cuanto más grande es esa matriz, más costoso es producir en masa el conjunto de chips.

Es importante tener en cuenta que la caché SLC más alta en silicio para teléfonos inteligentes es de 10 MB, y se encuentra en la Dimensity 9500, por lo que aumentarla hasta 96 MB obligará a Samsung a desarrollar un tamaño de matriz que es incompatible con los factores de forma de teléfono inteligente. Afortunadamente, hay otras aplicaciones en las que se puede usar, pero como estas son solo las especificaciones iniciales, por impresionantes que sean, debemos tratarlas con una pizca de sal por ahora.

Fuente de noticias: @SPYGO19726